【技术实现步骤摘要】
【技术保护点】
一种基于TCP/IP的嵌入式高速实时数据并发系统,包括FPGA数据采集模块(1)、并发控制器模块(2)、网络模块(3)、远程客户端模块(4),其特征在于:FPGA数据采集模块(1)采集外部各通道数据,外部多通道数据为不同帧频,通过硬件缓存为同一帧频,然后以该帧频的频率中断触发并发控制器模块(2)进行数据读取,并发控制器(2)完成对数据的采集处理后提取出各通道数据中最新的数据包按照一定的格式封装成一帧数据,并发控制器(2)设计为多线程工作,其中等待客户端连接、发送数据、接收命令都为单独的线程,并发控制器对数据和命令各自开放一个端口,不重用,保证其各自工作的独立性;最后通过网络模块(3)把数据并发到已经连接到并发控制器模块(2)上的远程客户端模块(4);同时,并发控制器模块(2)接收到远程客户端模块(4)返回的命令时,立刻读取处理,并把处理结果写入FPGA数据采集模块(1),FPGA数据采集模块(1)通过总线的形式把命令广播出去,以实现实时操控。
【技术特征摘要】
【专利技术属性】
技术研发人员:毛耀,邓超,刘琼,甘勋,李志俊,谭毅,
申请(专利权)人:中国科学院光电技术研究所,
类型:发明
国别省市:四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。