提供了对集成电路的功率消耗建模的方法以及支持该方法的装置。对集成电路的功率消耗建模的方法包括：了解关于集成电路的时钟选通使能信号的信息；利用时钟选通使能信号的数量的变化率确定建模级别；以及根据建模级别和时钟选通使能信号的数量提取功率状态并且对功率状态中的功率消耗建模。从而，因为可以仅利用时钟选通使能信号的数量来定义功率状态，所以可以快速且精确地估计动态功率消耗量。
【技术实现步骤摘要】
【国外来华专利技术】
本公开设及集成电路，并且更具体地，设及估计集成电路器件的功率消耗的方法 W及支持该方法的装置。
技术介绍
现今，随着与移动设备相关的技术发展，移动设备被形成为小尺寸和轻重量。为了 形成小尺寸的该种移动设备，W下是有必要的；电池具有大容量并且形成移动设备的集成 电路设备消耗低功率。 为了使集成电路器件消耗低功率，在驱动集成电路时，需要通过了解浪费功率的 元件而最小化浪费的功率。通过找到浪费（功率）的元件，为了使集成电路设备消耗低功 率，在先进行根据用户情形估计功率消耗量的过程。 为了描述集成电路器件的功率消耗量估计过程，对集成电路开发操作进行粗略地 描述。集成电路是经由集成电路的体系结构设计、W块为基础细分体系结构的寄存器传送 级（register transfer level, RTL)设计、n设计和逻辑电路设计、块布置设计、布局设计 W及执行定时的和功率布线仿真的仿真过程来设计的。在该种情况下，当在体系结构设计 操作（其是集成电路开发的初始操作）通过精确功率消耗分析，可得到低功率设计，可W期 待W最低成本获得最大效果。 为了描述集成电路器件的功率消耗量估计过程，对构成集成电路器件的模块进行 粗略地描述。集成电路器件可W被定义为基于口级、寄存器传送级或者电子系统级的模块。 在该种情况下，在系统级中，从仿真速度观点执行功率消耗分析是有效的。然而，存在W下 问题；在传统系统级中分析功率消耗的技术在取决于开发者的经验和对集成电路操作的理 解时精确度恶化并且延长了建模生成时间。
技术实现思路
技术问题 鉴于W上问题已经做出本公开，并且本公开可W提供利用集成电路的动态功率在 短时间内W高精确度估计动态功率消耗量的方法。[000引技术方案 根据本公开一方面，一种对集成电路的功率消耗建模的方法包括；了解关于集成 电路的时钟选通使能信号的信息；利用时钟选通使能信号的数量的变化率确定建模级别； W及根据建模级别和时钟选通使能信号的数量提取功率状态并且对功率状态中的功率消 耗建模。 根据本公开另一方面，一种集成电路的功率消耗建模装置包括；信号提取单元，其 了解关于集成电路的时钟选通使能信号的信息；建模单元，其利用时钟选通使能信号的数 量的变化率确定建模级别并且对由功率状态定义单元提取的功率状态中的功率消耗建模； W及功率状态定义单元，其根据建模级别和时钟选通使能信号的数量提取功率状态。 有益技术效果 根据本公开，因为可W仅利用时钟选通使能信号的数量来定义功率状态，所W可 W快速且精确地估计动态功率消耗量。此外，根据本公开，因为可W根据情形在先确定所请 求的建模级别，所W可W提供根据情况的准确度。【附图说明】 图1是图示数字系统中的时钟选通结构的示图； 图2是图示根据本公开的示例性实施例的集成电路的功率消耗建模装置的配置 的方框图； 图3是图示根据本公开的示例性实施例的集成电路的功率消耗建模方法的流程 图； 图4是图示图3的获得时钟选通使能（clock gating en油le，CGEN)信息的操作 310的流程图； 图5是图示图4的操作420的流程图； 图6是图示提取构成时钟选通（clock gating, CG)单元的使能信号的逻辑锥的示 例性实施例的示图； 图7是图示当利用CGEN信号的情况的数量的集合定义功率状态时的问题的表 格； 图8是图示图3的确定建模级别的操作320的流程图； 图9是图示生成快速功率模型的示例性实施例的流程图； 图10是图示快速功率模型的仿真结果的图； 图11是图示图3的根据CGEN数量定义功率状态的操作330的方框图； 图12是图示根据本公开的示例性实施例的通过给出权重值来定义功率状态的方 法的示图； 图13是图示生成利用表征功率状态（第一功率状态）的未表征功率状态（第二 功率状态）中的功率模型的方法的方框图； 图14是比较根据本公开的示例性实施例生成功率模型的结果和利用传统使用工 具生成功率模型的结果的图；W及 图15是比较根据本公开的示例性实施例通过利用CGEN的数量定义功率状态来生 成功率模型的结果和传统技术中通过CGEN的信号的情况的数量的组合定义功率状态来生 成功率模型的结果的图。【具体实施方式】[002引下文中，参照附图详细描述本公开的示例性实施例。贯穿附图，使用相同的参考数 字来指代相同或相似的部件。图中的视图仅是示意性视图，而并不期望定标或正确地按比 例绘制。为避免模糊本公开的主题，可能省略对本文包括的公知功能和结构的详细描述。 集成电路的功率消耗由静态功率和动态功率组成，并且当供给的功率未被选通 时，其特征在于静态功率消耗量几乎不改变。因此，当在系统级中估计功率消耗时，动态功 率消耗估计可变成最重要的变量。 大多数动态功率消耗可被提供的时钟消耗。该是因为在现代数字系统中，50%或 更多的功率被时钟缓冲消耗。在该种情况下，为了减少无用地损耗的时钟的消耗功率，可普 遍使用时钟选通技术。因此，动态功率消耗可与时钟选通信号的操作具有密切相关性。 为了帮助理解本公开，对时钟选通操作进行简单地描述。时钟选通是该样的技术： 其通过控制供给时钟的口停止输出值不变的逻辑电路的时钟供给来最小化损耗的功率。因 此，例如，在电子设备不使用相机模块的情形下，通过截取与相机模块有关的CPU块的时钟 供给，在不使用的CPU块中生成的功率损耗可W被减少。 图1是图示数字系统中的时钟选通结构的示图。该里，时钟选通单元110可W输 出选通的时钟（gclk)。 时钟选通单元110可W逻辑上组合时钟信号（CLK)和时钟选通使能信号巧脚， 在其中EN被激活的分段（segment)处激活gdk，并且将使能的gc化供给给时钟选通域 (domain) 120。因此，时钟选通域120可由gc化驱动。 虽然图1中未示出，但是EN可W在时钟选通单元110的前端部分的逻辑锥（cone) 中生成。该里，逻辑锥可W执行响应于输入信号而控制时钟选通使能信号的功能。 时钟选通单元110可W执行响应于由逻辑锥生成的使能信号而停止或恢复时钟 选通域120的时钟供给的功能。 换句话说，时钟选通单元110可W选通CLK和EN，向时钟选通域120供给CLK和 EN，并且按照需要使能或禁用时钟，从而调整时钟选通域120的操作。因此，通过消除在空 闲单元中消耗的不必要的功率，可W节省整个系统的能量。 例如，当时钟选通单元110停止选通的时钟的输出时，时钟选通域120可W停止操 作从而可W防止动态功率消耗。当时钟选通单元110恢复gc化的输出时，时钟选通域120 可W恢复操作并且在内部寄存器之间执行数据传输从而可W发生动态功率消耗。[003引在此方法中，时钟选通信号可W执行控制动态功率消耗的功能，并且集成电路器 件的功率消耗可W根据时钟选通信号的使能或禁用状态而改变。该里，本公开可W提供利 用时钟选通使能信号估计功率消耗的方法。 图2是图示根据本公开的示例性实施例的集成电路的功率消耗建模装置的配置 的方框图。 参照图2,根据本公开的示例性实施例的消耗建模估计装置可W包括时当前第1页1 2 3 本文档来自技高网...
【技术保护点】
一种对集成电路的功率消耗建模的方法，所述方法包括：了解关于所述集成电路的时钟选通使能信号的信息；利用所述时钟选通使能信号的数量的变化率确定建模级别；以及根据所述建模级别和所述时钟选通使能信号的数量提取功率状态并且对所述功率状态中的功率消耗建模。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：朴志桓，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。