校准装置以及使用该校准装置的电子部件的制造方法制造方法及图纸

本发明专利技术提供一种能够防止校准对象物中产生破裂或破损等不合格的情况，并高效地使校准对象物校准的校准装置。该校准装置构成为第1进给夹具(10)的第1凹部X1具有俯视时第2凹部X2的整个区域隔着规定的间隔被容纳在其内侧的形状以及尺寸，第2进给夹具(20)的第1凹部Y1具有第2凹部Y2的整个区域隔着规定的间隔被容纳在其内侧的形状以及尺寸，在使第1以及第2进给夹具重叠时，上述Y1具有上述X2的整个区域隔着规定的间隔被容纳在其内侧的形状以及尺寸，在将校准对象物(1)进给到第1进给夹具的空腔(X)的状态下，使第1进给夹具与第2进给夹具重叠，将校准对象物从上述空腔(X)转移到空腔(Y)。

【技术实现步骤摘要】
校准装置以及使用该校准装置的电子部件的制造方法
本专利技术涉及一种在芯片型层叠陶瓷电容器、芯片型电感器等电子部件的制造工序等中，被用于使电子部件元件等的校准对象物(芯片)校准的校准装置(aligningdevice)以及使用该校准装置的电子部件的制造方法。
技术介绍
近年来，在芯片型电子部件中，强烈要求小型化、特别是薄型化(低背化)。并且，作为用于使薄型化的电子部件校准的校准装置，例如，提出有专利文献1那样的校准装置。也就是说，该专利文献1中，表示了一种元件校准装置，其具备元件校准夹具，在作为对象的电子部件具有长度尺寸L、宽度尺寸W以及厚度尺寸T的长方体状的形状的情况下，若将电子部件的外表面中，沿长度方向与宽度方向的面设为WL面，沿宽度方向与厚度方向的面设为WT面，沿长度方向与厚度方向的面设为LT面，则作为元件校准夹具，具有表面开设的多个容纳凹部，为了一个电子部件以一个WT面为上方的状态从容纳凹部向上方部分突出的状态下保持在该容纳凹部，容纳凹部的深度Z比电子部件的长度L短，并且在俯视容纳凹部时，比容纳凹部的内周面之间的对置距离，即厚度尺寸T大，在将作为最狭窄的距离的最短间隔设为S时，本文档来自技高网...

【技术保护点】
一种校准装置，其构成为具备第1进给夹具和第2进给夹具，该第1进给夹具具备空腔，该空腔是作为进给的对象的校准对象物被进给的空腔，具有：朝向主面开口的第1凹部和在深度方向上与所述第1凹部相邻并与所述第1凹部连通的第2凹部，该第2进给夹具具备空腔，该空腔是校准对象物被进给的空腔，具有：朝向主面开口的第1凹部和在深度方向上与所述第1凹部相邻并与所述第1凹部连通的第2凹部，所述第1进给夹具的所述第1凹部具有俯视时所述第2凹部的整个区域隔着规定的间隔被容纳在其内侧的形状以及尺寸，所述第2进给夹具的所述第1凹部具有俯视时所述第2凹部的整个区域隔着规定的间隔被容纳在其内侧的形状以及尺寸，在使所述第1进给夹具与...

【技术特征摘要】
2013.09.26 JP 2013-199502;2014.07.03 JP 2014-137661.一种校准装置，其特征在于，构成为具备第1进给夹具和第2进给夹具，该第1进给夹具具备空腔，该空腔是作为进给的对象的校准对象物被进给的空腔，具有：朝向主面开口的第1凹部和在深度方向上与所述第1凹部相邻并与所述第1凹部连通的第2凹部，该第2进给夹具具备空腔，该空腔是校准对象物被进给的空腔，具有：朝向主面开口的第1凹部和在深度方向上与所述第1凹部相邻并与所述第1凹部连通的第2凹部，所述第1进给夹具的所述第1凹部具有俯视时所述第2凹部的整个区域隔着规定的间隔被容纳在其内侧的形状以及尺寸，所述第2进给夹具的所述第1凹部为圆板状的空间，且具有俯视时所述第2凹部的整个区域隔着规定的间隔被容纳在其内侧的形状以及尺寸，在使所述第1进给夹具与所述第2进给夹具重叠时，所述第2进给夹具的所述第1凹部具有俯视时所述第1进给夹具的所述第2凹部的整个区域隔着规定的间隔容纳在其内侧的形状以及尺寸，在所述校准对象物被进给到所述第1进给夹具的所述空腔的状态下，通过使所述第1进给夹具与所述第2进给夹具重叠为所述主面彼此相互对置，从而将进给到所述空腔的所述校准对象物转移到所述空腔。2.根据权利要求1所述的校准装置，其特征在于，在所述第1进给夹具的所述第2凹部的底面，设置有贯通孔。3.根据权利要求1或2所述的校准装置，其特征在于，在所述第2进给夹具的所述第2凹部的底面，设置有贯通孔。4.根据权利要求1或2所述的校准装置，其特征在于，在将厚度设为T、宽度设为W、长度设为L的情况下，所述校准对象...

【专利技术属性】
技术研发人员：清水孝太郎，佐野正治，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本;JP