一种阵列基板及其制作方法、显示装置制造方法及图纸

本发明专利技术实施例公开了一种阵列基板及其制作方法、显示装置。本发明专利技术实施例提供一种阵列基板，该阵列基板的衬底上有多个像素结构；屏蔽电极、存储电容的下极板与扫描线位于同一层存储电容的下极板复用部分屏蔽电极；第一绝缘层覆盖存储电容下极板所在的层；存储电容的上极板设置在所述第一绝缘层上，并与数据线位于同一层，存储电容的上极板至少具有与所述存储电容的下极板重叠的部分，该重叠的部分将像素结构分割成至少两个透光区。本发明专利技术实施例通过对将存储电容的形状进行改变，将透光区分割成至少两个透光区，分散了不透光区，从而有效避免了由于大面积的不透光区而导致的格子感问题。

【技术实现步骤摘要】
【专利摘要】本专利技术实施例公开了一种阵列基板及其制作方法、显示装置。本专利技术实施例提供一种阵列基板，该阵列基板的衬底上有多个像素结构；屏蔽电极、存储电容的下极板与扫描线位于同一层存储电容的下极板复用部分屏蔽电极；第一绝缘层覆盖存储电容下极板所在的层；存储电容的上极板设置在所述第一绝缘层上，并与数据线位于同一层，存储电容的上极板至少具有与所述存储电容的下极板重叠的部分，该重叠的部分将像素结构分割成至少两个透光区。本专利技术实施例通过对将存储电容的形状进行改变，将透光区分割成至少两个透光区，分散了不透光区，从而有效避免了由于大面积的不透光区而导致的格子感问题。【专利说明】-种阵列基板及其制作方法、显示装置
本专利技术设及显示
，尤其设及一种阵列基板及其制作方法、显示装置。
技术介绍
一般液晶显示器的像素结构中，必须配置存储电容来储存像素数据至下次更新的 时间。如图1所示为现有技术中像素结构示意图，该像素结构包括透光区域101和遮光区 域102,遮光区域102是由走线及存储电容极板等形成的不透明区域。由于存储电容极板通 常是两层不透光的金属层，因此所述存储电容的配置使得像素结构中透光区域101的面积 减小，进而导致面板的开口率降低。 对于现有的一种全反射显示器，在用作电子标签时，由于通常进行静态显示，不需 要高速刷新，因此，一般需要采用较低的驱动频率，如20化、mz等，同时，为了确保像素电 位保持在所设定的电压上，一般采取增大像素结构中的存储电容的方法来保持电位。通常 情况下，为增大存储电容将会增大两金属层的面积，进而使得不透光区的面积增大，导致面 板的开口率更低，严重影响产品的显示效果。此外，如图2所示为现有技术中显示区的显示 状态示意图，黑色区域为遮光区域，白色区域为透光区域，由于存储电容极板的面积较大， 造成不透光区域较为集中，使得显示区有明显的格子感，降低用户的视觉感受。
技术实现思路
本专利技术实施例提供一种阵列基板及其制作方法、显示装置，用W解决现有技术中 显示区域具有明显格子感的技术问题。 本专利技术实施例提供的一种阵列基板，包括： 本专利技术实施例提供的一种阵列基板，包括： 衬底，所述衬底上设置有多条扫描线与数据线；多条所述扫描线和数据线交叉限 定多个像素结构； 屏蔽电极，位于所述像素结构的至少一侧边缘且与所述扫描线位于同一层； 存储电容的下极板，所述存储电容的下极板与所述扫描线位于同一层，且所述存 储电容的下极板至少复用部分所述屏蔽电极； 第一绝缘层，覆盖所述存储电容下极板所在的层； 存储电容的上极板，设置在所述第一绝缘层上，并与所述数据线位于同一层； 所述存储电容的上极板至少具有与所述存储电容的下极板重叠的部分； 所述存储电容的上极板与所述存储电容的下极板重叠的部分将所述像素结构分 割成至少两个透光区。 本专利技术实施例提供一种显示装置，包括上述权利要求中所述的阵列基板，和与所 述阵列基板相对设置的对向基板。 本专利技术实施例提供一种阵列基板的制作方法，包括： 提供一衬底； 在所述衬底上形成扫描线、屏蔽电极与存储电容的下极板，所述存储电容的下极 板、屏蔽电极W及扫描线位于同一层，且所述存储电容的下极板至少复用部分所述屏蔽电 极； 形成第一绝缘层，覆盖所述存储电容的下极板所在的层； 在所述第一绝缘层上形成存储电容的上极板W及数据线，所述存储电容的上极板 与所述数据线位于同一层； 所述扫描线与所述数据线交叉限定多个像素结构； 所述存储电容的上极板至少具有与所述存储电容的下极板重叠的部分；所述存储 电容的上极板与所述存储电容的下极板重叠的部分将所述像素结构分割成至少两个透光 区。 本专利技术实施例提供一种阵列基板，该阵列基板的衬底上有多个像素结构；屏蔽电 极、存储电容的下极板与扫描线位于同一层存储电容的下极板复用部分屏蔽电极；第一绝 缘层覆盖存储电容下极板所在的层；存储电容的上极板设置在所述第一绝缘层上，并与数 据线位于同一层，存储电容的上极板至少具有与所述存储电容的下极板重叠的部分，该重 叠的部分将像素结构分割成至少两个透光区。本专利技术实施例通过对将存储电容的形状进行 改变，将透光区分割成至少两个透光区，分散了不透光区，从而有效避免了由于大面积的不 透光区而导致的格子感问题。 【专利附图】【附图说明】 图1为现有技术中像素结构示意图； 图2为现有技术中显示区的显示状态示意图； 图3为本专利技术实施例提供的阵列基板上的一个像素结构示意图； 图4为图3中沿AA'截面的剖视结构示意图； 图5为本专利技术实施例提供的阵列基板显示区的显示状态示意图； [002引图6为本专利技术实施例提供的一种显示装置示意图； 图7为本专利技术实施例提供的一种阵列基板的制作方法的流程示意图； 图8为本专利技术实施例提供的阵列基板的制作方法具体流程图； 图9为本专利技术实施例第一图案化金属层示意图； 图10为本专利技术实施例形成第二图案化金属层的像素结构示意图； 图11为本专利技术实施例第二图案化金属层示意图。 【具体实施方式】 为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进 一步地详细描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施 例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的 所有其它实施例，都属于本专利技术保护的范围。 本专利技术实施例所提供的阵列基板上包括多个像素结构，为便于更清楚具体地理解 本专利技术，下面主要W阵列基板上的一个像素结构为例进行说明。 图3为本专利技术实施例提供的阵列基板上的一个像素结构示意图，图4为图3中沿 AA'截面的剖视结构示意图。W下结合图3和4所示来阐述本专利技术的实施例，由于图4为 AA'截面的剖视结构示意图，故阵列基板上的部分结构没有在图4中示出。 本专利技术实施例提供的阵列基板包括： [003引衬底301，衬底301上设置有多条扫描线302a与数据线30化；多条扫描线302a和 数据线30化交叉限定多个像素结构； 屏蔽电极30化，位于像素结构的至少一侧边缘且与扫描线302a位于同一层； 存储电容的下极板302c，与扫描线302a位于同一层，且存储电容的下极板302c至 少复用部分屏蔽电极30化； 第一绝缘层303,覆盖所述存储电容下极板所在的层； 存储电容的上极板305a，设置在所述第一绝缘层303上，并与所述数据线30化位 于同一层； 所述存储电容的上极板305a至少具有与所述存储电容的下极板302c重叠的部 分； 所述存储电容的上极板305a与所述存储电容的下极板重叠的部分将所述像素结 构分割成至少两个透光区。 结合参考图3与图4,具体地，本专利技术实施例提供的阵列基板由不同的层结构组 成，具体可包括：衬底301，衬底301上设置有第一图案化金属层302,第一图案化金属层 302包括；扫描线302a、屏蔽电极30化、存储电容的下极板302c ;屏蔽电极30化位于像素结 构的四周边缘，需要说明的是，在本实施例中，示出了屏蔽电极位于四周边缘情形，但是在 本专利技术的另一些实施例中本文档来自技高网...

【技术保护点】
一种阵列基板，包括：衬底，所述衬底上设置有多条扫描线与数据线；多条所述扫描线和数据线交叉限定多个像素结构；屏蔽电极，位于所述像素结构的至少一侧边缘且与所述扫描线位于同一层；存储电容的下极板，所述存储电容的下极板与所述扫描线位于同一层，且所述存储电容的下极板至少复用部分所述屏蔽电极；第一绝缘层，覆盖所述存储电容下极板所在的层；存储电容的上极板，设置在所述第一绝缘层上，并与所述数据线位于同一层；所述存储电容的上极板至少具有与所述存储电容的下极板重叠的部分；所述存储电容的上极板与所述存储电容的下极板重叠的部分将所述像素结构分割成至少两个透光区。

【技术特征摘要】

【专利技术属性】
技术研发人员：张新彦，席克瑞，汪梅林，
申请(专利权)人：上海天马微电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31