一种双DSP高速静止无功发生装置制造方法及图纸

本发明专利技术提供了一种双DSP高速静止无功发生装置，包括电流电压信号采集模块、FPGA芯片、第一DSP芯片、第二DSP芯片、变流模块及并网接入模块。所述FPGA芯片读取电流电压信号采集模块采集到的电网的电流电压信号输出给所述第一DSP芯片，第一DSP芯片分析出电网无功电流信号、谐波信号、不平衡电流信号并形成与这些信号电流方向相反的指令电流信号输出给所述第二DSP芯片，第二DSP芯片根据指令电流信号计算出PWM信号的占空比并输出给FPGA芯片，FPGA芯片调制出PWM信号输出到所述变流模块，变流模块根据PWM信号形成和电网谐波电流大小相等，方向相反的补偿电流，经并网接入模块注入到电网。该装置具有调节速度快、运行范围宽、实现感性和容性的双向补偿，连续平滑补偿优点。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种双DSP高速静止无功发生装置，包括电流电压信号采集模块、FPGA芯片、第一DSP芯片、第二DSP芯片、变流模块及并网接入模块。所述FPGA芯片读取电流电压信号采集模块采集到的电网的电流电压信号输出给所述第一DSP芯片，第一DSP芯片分析出电网无功电流信号、谐波信号、不平衡电流信号并形成与这些信号电流方向相反的指令电流信号输出给所述第二DSP芯片，第二DSP芯片根据指令电流信号计算出PWM信号的占空比并输出给FPGA芯片，FPGA芯片调制出PWM信号输出到所述变流模块，变流模块根据PWM信号形成和电网谐波电流大小相等，方向相反的补偿电流，经并网接入模块注入到电网。该装置具有调节速度快、运行范围宽、实现感性和容性的双向补偿，连续平滑补偿优点。【专利说明】一种双DSP高速静止无功发生装置
本专利技术涉及电力设备无功补偿
，特别是涉及一种双DSP高速静止无功发生盤習 目.0
技术介绍
随着国民经济的快速发展，电力电子产品大量用于现代工业控制领域，对电能质量的要求也越来越高，其中最突出的是电压质量和谐波质量的问题。对于电压质量，主要是电压幅值不符合电能质量要求，即由于无功调节的不利导致。由于电网无功补偿不足，电网在小负荷运行下因无功过剩的影响导致电网电压上扬，需断开一些传输距离长又近似空载运行的线路或者安装电抗器来避免装置电压过分偏高，当负荷水平上升时，导致电网电压偏低。电网中无功功率的传输不但会产生很大的有功损耗，而且沿传输途径还会产生很大的电压降落，同时使视在功率增大，这将对装置产生一系列负面影响，如增加设备容量，线路损耗，功率因数降低等等。 目前，晶闸管投切电容器TSC具有成本低、可靠性较高等优点，在电力装置中得到了广泛应用，但是晶闸管投切电容器TSC存在分级调节、连续可控性差、不能实现连续平滑补偿等缺点。现有技术中的无功补偿装置自身产生的高频载波也会回馈电网造成二次污染，而且容易过补偿，因此现有技术很难满足现代电网对无功补偿技术提出的新要求。
技术实现思路
本专利技术的目的在于克服上述现有技术的不足，提供一种调节速度快、运行范围宽、可实现感性和容性的双向补偿，连续平滑补偿，自动合理限制补偿电流的双DSP高速静止无功发生装置。 本专利技术是这样实现的:一种双DSP高速静止无功发生装置，与电网电性连接，其特征在于，包括电流电压信号采集模块、FPGA芯片、第一 DSP芯片、第二 DSP芯片、变流模块及并网接入模块； 所述电流电压信号采集模块输出端电性连接所述FPGA芯片输入端，所述FPGA芯片的输出端分别电性连接所述第一 DSP芯片的输入端以及所述第二 DSP芯片的输入端，所述第一 DSP芯片的数据交换端口和所述第二 DSP芯片的数据交换端口电性连接，所述FPGA芯片用于读取所述电流电压信号采集模块采集到的电网中的电流信号及电压信号并将所述电流信号及所述电压信号输出给所述第一 DSP芯片，所述第一 DSP芯片用于分析所述电网的无功电流信号、谐波信号、不平衡电流信号并形成指令电流信号并输出所述第二 DSP芯片，所述指令电流信号的电流方向与所述电网的无功电流信号、谐波电流、不平衡电流信号的电流方向相反，所述第二 DSP芯片用于根据所述指令电流信号并结合PI调节的电压环控制算法和无差拍的电流环控制算法计算出PWM信号的占空比并将所述PWM信号的占空比输出给所述FPGA芯片，所述FPGA芯片用于根据所述PWM信号的占空比调制出PWM信号并输出到所述变流模块，所述变流模块用于根据PWM信号形成一个和谐波电流大小相等，方向相反的补偿电流，所述并网接入模块用于将所述补偿电流注入到所述电网中。 进一步地，还包括并网电流采集模块以及装置运行状态采集模块； 所述并网电流采集模块用于采集所述并网接入模块输出的补偿电流信号，并将所述补偿电流信号输出到所述FPGA芯片，所述FPGA芯片将所述补偿电流信号与所述指令电流信号进行相位比较，并执行锁相环计算，所述FPGA芯片根据计算结果对所述PWM信号进行调节，使输出的补偿电流具有正确的相位；所述装置运行状态采集模块用于采集所述装置的运行状态信号，并将所述运行状态信号反馈给所述FPGA芯片，所述FPGA芯片根据所述运行状态信号作出相应的控制动作。 进一步地，所述电流电压信号采集模块包括电流互感器、电压互感器，运算放大器，AD米集模块； 所述运算放大器与所述电压互感器共同组成了信号调理模块，所述电流互感器对电网电流信号进行检测，并将电网的电流信号转为小电压信号输入所述运算放大器进行放大转换成与所述AD采集模块相匹配的电压信号并输出给所述AD采集模块，同时所述电压互感器将电网电压信号转为与所述AD采集模块相匹配的电压信号并输出给所述AD采集模块，所述AD采集模块将采样到的信号进行模数转换后实时发送给所述FPGA芯片。 进一步地，所述变流模块包括IGBT驱动单元、电性连接于所述IGBT驱动单元输出端的IGBT开关单元，所述IGBT驱动单元包括与非门电路、IGBT驱动芯片以及隔离变压器，所述与非门电路的输入端与所述FPGA芯片的输出端连接，用于接收所述FPGA芯片调制出的PWM信号，所述PWM信号经所述与非门电路整形输出后进入所述IGBT驱动芯片形成用于驱动所述IGBT开关单元的驱动信号，所述驱动信号经所述隔离变压器输出到所述IGBT开关单元的驱动端。 进一步地，所述IGBT驱动芯片包括软关断输入端，所述软关断输入端通过第一控制线与FPGA芯片的控制输出端电性连接。 进一步地，所述并网接入模块包括低通滤波单元和电抗器，所述低通滤波单元的输出端与所述电抗器输入端电性连接，所述低通滤波单元用于滤掉所述IGBT开关单元形成的尚频开关谐波。 进一步地，所述并网接入模块还包括接触器，所述接触器连接于所述电抗器的输出端及电网之间，所述接触器的控制端通过第二控制线连接至所述FPGA芯片的控制信号输出端。 进一步地，所述装置运行状态采集模块包括IGBT开关单元的散热器温度传感器、IGBT开关单元的工作状态传感器、IGBT开关单元的直流母线过流过压传感器、接触器温度传感器、装置散热风扇运行状态传感器，以及与每一传感器--对应电性连接的双运放滤波调理单元。 进一步地，还包括人机界面，所述人机界面为触摸屏，其通过485接口与第一 DSP芯片或FPGA芯片通信，所述人机界面用于显示装置工作状态、各个指标的参数波形。 进一步地，还包括后台通讯模块，所述后台通讯模块的接口采用标准通讯接口，用于提供与上层控制装置的连接以及并机运行的通道。 本专利技术有益效果:本专利技术提供一种双DSP高速静止无功发生装置，该装置调节速度快、运行范围宽、可实现感性和容性的双向补偿，连续平滑补偿，并且能自动合理限制补偿电流。 【专利附图】【附图说明】 为了更清楚地说明本专利技术的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以从这些附图获得其他的附图。 图1为本专利技术双DSP高速静止无功发生装置较佳实施例的结构框图； 图2为本文档来自技高网...

【技术保护点】
一种双DSP高速静止无功发生装置，与电网电性连接，其特征在于，包括电流电压信号采集模块、FPGA芯片、第一DSP芯片、第二DSP芯片、变流模块及并网接入模块；所述电流电压信号采集模块输出端电性连接所述FPGA芯片输入端，所述FPGA芯片的输出端分别电性连接所述第一DSP芯片的输入端以及所述第二DSP芯片的输入端，所述第一DSP芯片的数据交换端口和所述第二DSP芯片的数据交换端口电性连接，所述FPGA芯片用于读取所述电流电压信号采集模块采集到的所述电网的电流信号及电压信号并将所述电流信号及所述电压信号输出给所述第一DSP芯片，所述第一DSP芯片用于分析所述电网的无功电流信号、谐波信号、不平衡电流信号并形成指令电流信号并输出所述第二DSP芯片，所述指令电流信号的电流方向与所述电网的无功电流信号、谐波电流、不平衡电流信号的电流方向相反，所述第二DSP芯片用于根据所述指令电流信号并结合PI调节的电压环控制算法和无差拍的电流环控制算法计算出PWM信号的占空比并将所述PWM信号的占空比输出给所述FPGA芯片，所述FPGA芯片用于根据所述PWM信号的占空比调制出所述PWM信号并输出到所述变流模块，所述变流模块用于根据所述PWM信号形成一个和谐波电流大小相等，方向相反的补偿电流，所述并网接入模块用于将所述补偿电流注入到所述电网中。...

【技术特征摘要】

【专利技术属性】
技术研发人员：吕韬，刘贤斌，李德深，刘成华，
申请(专利权)人：深圳市三和电力科技有限公司，
类型：发明
国别省市：广东;44