一种基于VFO缓冲放大器的激发式串口电平自动报警系统技术方案

本发明专利技术公开了一种基于VFO缓冲放大器的激发式串口电平自动报警系统，主要由控制芯片AX，与该控制芯片AX相连接的异或门集成芯片U1，与该异或门集成芯片U1相连接的电平采样保护电路，以及分别与异或门集成芯片U1、电平采样保护电路及控制芯片AX相连接的控制开关报警电路组成，其特征在于，在电平采样保护电路与异或门集成芯片U1之间还串接有VFO缓冲放大器电路。本发明专利技术能自动采集和识别配套终端设备的电平状态，自动连接安全支付设备与配套终端设备的通讯，从而有效避免因安全支付设备与配套终端设备电平不匹配而带来的缺陷。

【技术实现步骤摘要】
—种基于^「0缓冲放大器的激发式串口电平自动报警系统
本专利技术涉及串口通讯与控制领域，具体是指一种基于缓冲放大器的激发式串口电平自动报警系统。
技术介绍
目前，由于人们所使用的安全支付设备需要结合配套终端设备来使用，而配套终端设备的电平是各不统一的，因此在安全支付设备与配套终端设备的串口通讯过程中经常会遇到电平不匹配的情况，从而会造成很多通讯失败的情况。为此，人们通常都采用加入拨码开关的方法来进行处理，但在进行拨码前，却必须要知道配套终端设备的电平状态是什么，这样便给配套终端的使用带来了极大的不便，同样也造成了很多并发问题。同时，传统的安全支付设备无论是否与配套终端设备通讯成功，均不能很好的给出相关警示，因此无形中也会增加判断的难度。
技术实现思路
本专利技术的目的在于克服目前人们使用安全支付设备与配套终端设备进行通讯时，必须要先获取配套终端设备的电平状态以及无法警示是否连接成功的缺陷，提供一种不仅结构简单，而且还能完全省略该电平状态获取状态，以及能警示通讯成功与否的一种基于 缓冲放大器的激发式串口电平自动报警系统。 本专利技术通过以下技术方案来实现:一种基于缓冲放大器的激发式串口电平自动报警系统，主要由控制芯片八X，与该控制芯片八X相连接的异或门集成芯片仍，与该异或门集成芯片VI相连接的电平采样保护电路，以及分别与异或门集成芯片仍、电平采样保护电路及控制芯片八X相连接的控制开关报警电路组成。同时，在电平采样保护电路与异或门集成芯片VI之间还串接有缓冲放大器电路和光束激发式逻辑放大电路；所述光束激发式逻辑放大电路主要由功率放大器？1，与非门XI，与非门102，与非门103，负极与功率放大器？1的同相端相连接、正极经光二极管04后接地的极性电容04，一端与极性电容04的正极相连接、另一端经二极管05后接地的电阻町3，正极与电阻813和二极管05的连接点相连接、负极接地的极性电容⑶，一端与与非门101的负极输入端相连接、另一端与功率放大器？1的同相端相连接的电阻町4，串接在功率放大器？1的反相端与输出端之间的电阻尺15，一端与与非门101的输出端相连接、另一端与与非门103的负极输入端相连接的电阻尺16，正极与与非门102的输出端相连接、负极与与非门103的负极输入端相连接的电容05,以及一端与极性电容⑶的正极相连接、另一端与与非门102的负极输入端相连接的电阻尺17组成；所述与非门101的正极输入端与功率放大器？1的反相端相连接，其输出端与与非门102的正极输入端相连接，与非门103的正极输入端则与功率放大器？的输出端相连接。 所述缓冲放大器电路由三极管04，三极管呖，一端与三极管04的基极相连接、另一端经电容后与与非门103的输出端相连接的电阻狀，一端与三极管04的基极相连接、另一端顺次经电阻町2和电容03后与异或门集成芯片仍相连接的电阻[1，一端与三极管04的基极相连接、另一端与电阻812和电容03的连接点相连接的电阻810，以及一端与三极管04的集电极相连接、另一端经电容02后接地的电阻四组成；所述三极管呖的发射极与电阻810与电阻[2的连接点相连接，其集电极与电阻四和电容02的连接点相连接，其基极与三极管04的集电极相连接；所述三极管04的发射极接地，且三极管05的集电极还外接+9^?127的直流电压似；功率放大器？1的正极输入端则与电平采样保护电路相连接。 进一步地，所述控制开关报警电路由基极与异或门集成芯片VI的一个输入端相连接、集电极经电阻财后与控制芯片八X的管脚相连接、而发射极则经电阻阳后与异或门集成芯片仍的输出端相连接的三极管01，基极与三极管的集电极相连接、其集电极直接与控制芯片八X的管脚相连接、而其发射极则经电阻册后与报警器撤的正极相连接的三极管02，以及基极经电阻狀后与电平采样保护电路相连接、其集电极经二极管03后与报警器撤的正极相连、而其发射极则经电阻87后与控制芯片八X的31管脚相连接的三极管03组成；所述异或门集成芯片VI的输出端还分别与报警器撤的负极和控制芯片八X的 管脚相连接。 所述的电平采样保护电路由相互串联的电阻以和电阻81，相互串接的二极管01和二级管02，以及一端与功率放大器？1的同相端相连接、另一端则与二极管02的？极相连接的电阻…组成；所述二极管02和二极管01的连接点，以及电阻以与电阻町的连接点还均与三极管的基极相连接，电阻以的另一端则经电阻狀后与三极管03的基极相连接。 为确保本专利技术的使用效果，所述控制芯片的型号为“2003型，所述异或门集成芯片VI的型号为74此86型。 本专利技术与现有技术相比，具有以下优点及有益效果: (1)本专利技术不仅整体结构非常简单，其制作成本和维护成本非常低廉，而且本专利技术还能彻底解决传统的电平配置普遍存在需要预先设定电平值的缺陷。 (2)本专利技术能自动采集和识别配套终端设备的电平状态，自动连接安全支付设备与配套终端设备的通讯，从而有效避免因安全支付设备与配套终端设备电平不匹配而带来的缺陷。 (3)本专利技术能将配套终端设备的不同电平方式采用智能化处理，从而完全不需要人工处理与设置参数，实现自动化控制，不仅能提高识别和运行效率，而且操作也非常方便。 (4)本专利技术设有专门的报警器，当安全支付设备与配套终端设备通讯不成功时便会发出警报。 (5)本专利技术突破性的将异或门集成芯片与缓冲放大器电路结合在一起使用，不仅能有效提高报警器的增益，而且还能有效确保其工作性能的稳定。 【附图说明】 图1为本专利技术的电路结构示意图。 【具体实施方式】 下面结合实施例对本专利技术作进一步地详细说明，但本专利技术的实施方式不限于此。实施例 如图1所示，本专利技术主要由控制芯片八X，与该控制芯片八X相连接的异或门集成芯片仍，与该异或门集成芯片VI相连接的电平采样保护电路，分别与异或门集成芯片仍、电平采样保护电路及控制芯片八X相连接的控制开关报警电路，以及串接在电平采样保护电路与异或门集成芯片VI之间的缓冲放大器电路和光束激发式逻辑放大电路组成。 所述光束激发式逻辑放大电路主要由功率放大器？1，与非门XI，与非门102，与非门冗3，负极与功率放大器？1的同相端相连接、正极经光二极管04后接地的极性电容以，一端与极性电容04的正极相连接、另一端经二极管05后接地的电阻[3，正极与电阻尺13和二极管05的连接点相连接、负极接地的极性电容⑶，一端与与非门101的负极输入端相连接、另一端与功率放大器？1的同相端相连接的电阻町4，串接在功率放大器？1的反相端与输出端之间的电阻町5，一端与与非门101的输出端相连接、另一端与与非门103的负极输入端相连接的电阻町6，正极与与非门102的输出端相连接、负极与与非门103的负极输入端相连接的电容⑶，以及一端与极性电容⑶的正极相连接、另一端与与非门102的负极输入端相连接的电阻[7组成。 同时，该与非门101的正极输入端与功率放大器？1的反相端相连接，其输出端与与非门102的正极输入端相连接，与非门103的正极输入端则与功率放大器？的输出端相连接。 所述的缓冲放大器电路如图1所示，其由三极管04，三极管阴，电阻狀、电阻尺9、电阻810、电阻811、电阻812、电容01、电本文档来自技高网...

【技术保护点】
一种基于VFO缓冲放大器的激发式串口电平自动报警系统，主要由控制芯片AX，与该控制芯片AX相连接的异或门集成芯片U1，与该异或门集成芯片U1相连接的电平采样保护电路，以及分别与异或门集成芯片U1、电平采样保护电路及控制芯片AX相连接的控制开关报警电路组成，其特征在于，在电平采样保护电路与异或门集成芯片U1之间还串接有VFO缓冲放大器电路和光束激发式逻辑放大电路；所述光束激发式逻辑放大电路主要由功率放大器P1，与非门IC1，与非门IC2，与非门IC3，负极与功率放大器P1的同相端相连接、正极经光二极管D4后接地的极性电容C4，一端与极性电容C4的正极相连接、另一端经二极管D5后接地的电阻R13，正极与电阻R13和二极管D5的连接点相连接、负极接地的极性电容C6，一端与与非门IC1的负极输入端相连接、另一端与功率放大器P1的同相端相连接的电阻R14，串接在功率放大器P1的反相端与输出端之间的电阻R15，一端与与非门IC1的输出端相连接、另一端与与非门IC3的负极输入端相连接的电阻R16，正极与与非门IC2的输出端相连接、负极与与非门IC3的负极输入端相连接的电容C5，以及一端与极性电容C6的正极相连接、另一端与与非门IC2的负极输入端相连接的电阻R17组成；所述与非门IC1的正极输入端与功率放大器P1的反相端相连接，其输出端与与非门IC2的正极输入端相连接，与非门IC3的正极输入端则与功率放大器P的输出端相连接；所述VFO缓冲放大器电路由三极管Q4，三极管Q5，一端与三极管Q4的基极相连接、另一端经电容C1后与与非门IC3的输出端相连接的电阻R8，一端与三极管Q4的基极相连接、另一端顺次经电阻R12和电容C3后与异或门集成芯片U1相连接的电阻R11，一端与三极管Q4的基极相连接、另一端与电阻R12和电容C3的连接点相连接的电阻R10，以及一端与三极管Q4的集电极相连接、另一端经电容C2后接地的电阻R9组成；所述三极管Q5的发射极与电阻R10与电阻R12的连接点相连接，其集电极与电阻R9和电容C2的连接点相连接，其基极与三极管Q4的集电极相连接；所述三极管Q4的发射极接地，且三极管Q5的集电极还外接+9v～12V的直流电压VCC；功率放大器P1的正极输入端则与电平采样保护电路相连接。...

【技术特征摘要】
1.一种基于VFO缓冲放大器的激发式串口电平自动报警系统，主要由控制芯片AX，与该控制芯片AX相连接的异或门集成芯片U1，与该异或门集成芯片Ul相连接的电平采样保护电路，以及分别与异或门集成芯片U1、电平采样保护电路及控制芯片AX相连接的控制开关报警电路组成，其特征在于，在电平采样保护电路与异或门集成芯片Ul之间还串接有VFO缓冲放大器电路和光束激发式逻辑放大电路；所述光束激发式逻辑放大电路主要由功率放大器Pl，与非门ICl，与非门IC2，与非门IC3，负极与功率放大器Pl的同相端相连接、正极经光二极管D4后接地的极性电容C4，一端与极性电容C4的正极相连接、另一端经二极管D5后接地的电阻R13，正极与电阻R13和二极管D5的连接点相连接、负极接地的极性电容C6,—端与与非门ICl的负极输入端相连接、另一端与功率放大器Pl的同相端相连接的电阻R14，串接在功率放大器Pl的反相端与输出端之间的电阻R15，一端与与非门ICl的输出端相连接、另一端与与非门IC3的负极输入端相连接的电阻R16，正极与与非门IC2的输出端相连接、负极与与非门IC3的负极输入端相连接的电容C5，以及一端与极性电容C6的正极相连接、另一端与与非门IC2的负极输入端相连接的电阻R17组成；所述与非门ICl的正极输入端与功率放大器Pl的反相端相连接，其输出端与与非门IC2的正极输入端相连接，与非门IC3的正极输入端则与功率放大器P的输出端相连接；所述VFO缓冲放大器电路由三极管Q4，三极管Q5，一端与三极管Q4的基极相连接、另一端经电容Cl后与与非门IC3的输出端相连接的电阻R8，一端与三极管Q4的基极相连接、另一端顺次经电阻R12和电容C3后与异或门集成芯片Ul相连接的电阻R11，一端与三极管Q4的基极相连接、另一端与电阻R12和电容C3的连接点相连接的电阻R10，以及一端与三极管Q4的集电极相连接、另一端经电容C2后接地的电阻R9组成；...

【专利技术属性】
技术研发人员：谢静，
申请(专利权)人：成都创图科技有限公司，
类型：发明
国别省市：四川;51