显示基板及其制作方法、显示装置制造方法及图纸

本发明专利技术提供了一种显示基板及其制作方法、显示装置，该显示基板包括衬底基板以及形成在所述衬底基板上的配向膜，其中，所述衬底基板与所述配向膜之间还形成有用于疏散静电的导电图形。本发明专利技术通过在衬底基板与配向膜之间设置导电图形，当采用摩擦工艺对配向膜进行配向时，在摩擦工艺产生的静电可通过该导电图形迅速疏散掉，从而能够有效避免静电对显示基板造成的不良影响。

【技术实现步骤摘要】
显示基板及其制作方法、显示装置
本专利技术涉及显示领域，尤其涉及一种显示基板及其制作方法、显示装置。
技术介绍
薄膜晶体管液晶显不器(11111111-8118181:01- 11^111(1 0781^1 01邓1已7，丁？1'-1X0〉由液晶显不面板、驱动电路以及背光源等组成。液晶显不面板是了？1'-1X0的重要部分，其包括阵列基板、彩膜基板以及中间的液晶层三大部分，液晶层的两侧形成有配向膜，其通过成盒工艺前在阵列基板和彩膜基板上进行配向膜$1)印刷以及配向处理形成。 目前，印刷后的配向膜通常是通过摩擦工艺伽他丨叩)进行配向，通过摩擦工艺使配向膜对液晶分子具有配向控制力，保证液晶分子能够沿着正确的方向排列，并形成一定的预倾角，常用的配向处理如图1所示，利用滚筒200外侧的摩擦布100，根据力学原理摩擦基板400上的配向膜300，然而，在摩擦过程中常常会造成静电的产生，其产生的静电会导致基板400上与配线相关的I'冗开关失效或者使数据线与扫描线交叉处的绝缘膜击穿造成数据线和扫描线短路，从而造成不良。
技术实现思路
(一 )要解决的技术问题 本专利技术要解决的技术问题是提供一种显示基板及其制作方法、显示装置，能够有效避免摩擦工艺中静电对显示基板造成的不良影响。 ( 二 )技术方案 为解决上述技术问题，本专利技术提供了一种显示基板，包括衬底基板以及形成在所述衬底基板上的配向膜，其中，所述衬底基板与所述配向膜之间还形成有用于疏散静电的导电图形。 进一步地，所述导电图形为闭合回路结构。 进一步地，所述衬底基板上形成有多个显示单元，所述导电图形形成在所述衬底基板上所述多个显示单元之外的区域。 进一步地，所述衬底基板上还依次形成有栅极的图形、栅极绝缘层的图形、有源层、源漏极的图形、像素电极的图形以及保护层，所述导电图形形成在所述保护层上，所述配向膜形成在所述导电图形上。 进一步地，还包括形成在所述保护层上的公共电极的图形，所述公共电极与所述导电图形为相同材料且在一次构图工艺中形成。 进一步地，所述衬底基板上还依次形成有黑矩阵的图形、彩色滤光层的图形以及保护层，所述导电图形形成在所述保护层上，所述配向膜形成在所述导电图形上。 为解决上述技术问题，本专利技术还提供了一种显示装置，包括上述任一的显示基板。 为解决上述技术问题，本专利技术还提供了一种显示基板的制作方法，包括: 在衬底基板上形成用于疏散静电的导电图形； 在所述衬底基板上形成配向膜。 进一步地，所述导电图形为闭合回路结构。 进一步地，所述衬底基板上形成有多个显示单元，所述导电图形形成在所述衬底基板上所述多个显示单元之外的区域。 进一步地，在衬底基板上形成用于疏散静电的导电图形之前还包括: 在所述衬底基板上依次形成栅极的图形、栅极绝缘层的图形、有源层、源漏极的图形、像素电极的图形以及保护层。 进一步地，在衬底基板上形成用于疏散静电的导电图形包括； 在所述保护层上形成透明金属薄膜； 对所述透明金属薄膜进行图案化处理，在所述保护层的第一区域上形成公共电极的图形，在所述保护层的第二区域上形成所述导电图形。 进一步地，在衬底基板上形成用于疏散静电的导电图形之前还包括: 在所述衬底基板上依次形成黑矩阵的图形、彩色滤光层的图形以及保护层。 (三)有益效果 本专利技术通过在衬底基板与配向膜之间设置导电图形，当采用摩擦工艺对配向膜进行配向时，在摩擦工艺产生的静电可通过该导电图形迅速疏散掉，从而能够有效避免静电对显示基板造成的不良影响。 【附图说明】 图1是现有技术中采用摩擦工艺对配向膜进行配向处理的示意图； 图2是本专利技术实施方式提供的一种显示基板的示意图； 图3是本专利技术实施方式提供的另一种显示基板的示意图； 图4是本专利技术实施方式提供的又一种显示基板的示意图； 图5是本专利技术实施方式提供的再一种显示基板的示意图。 【具体实施方式】 下面结合附图和实施例，对本专利技术的【具体实施方式】作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。 图2是本专利技术实施方式提供的一种显示基板的示意图，该显示基板包括衬底基板1以及形成在所述衬底基板1上的配向膜2，其中，所述衬底基板1与所述配向膜2之间还形成有用于疏散静电的导电图形3。 其中，上述的导电图形3可以采用金属等导电材质形成，优选地，可采用透明导电材料形成，例如，可以采用110(铟锡氧化物)等，此外，为了提高静电疏散效果，该导电图形可以为闭合回路结构。 此外，在本专利技术实施方式中，上述的显示基板可以为显示切割工艺前的母板，如图3所示，其上形成有多个显示单元11(各个显示单元11可通过的显示切割工艺分隔开)，为了避免上述的导电图形3对各个显示单元11的正常显示造成不良影响，可将导电图形3形成在衬底基板1上多个显示单元11之外的区域，例如，如图3所示，可以在衬底基板1的周边区域以及相邻两个显示单元之间的区域形成上述的导电图形，使导电图形形成围绕显示单元的包围状结构，不但能够避免对各个显示单元造成不良影响，还能提高导电图形的静电疏散效果。 本专利技术实施方式提供的显示基板，通过在衬底基板与配向膜之间设置与该配向膜相接触的导电图形，当采用摩擦工艺对配向膜进行配向时，在摩擦工艺产生的静电可通过该导电图形迅速疏散掉，从而能够有效避免静电对显示基板造成的不良影响。 其中，上述的显示基板可以为阵列基板，图4为本专利技术实施方式提供的一种阵列基板的示意图，该阵列基板包括衬底基板1、配向膜2、导电图形3以及所述衬底基板1上依次形成的栅极的图形4、栅极绝缘层的图形5、有源层6、源漏极的图形7、像素电极的图形8、保护层9其中，上述的导电图形3形成在保护层9上，配向膜2形成在导电图形3上并与其相接触。 具体地，当采用摩擦工艺对阵列基板上的配向膜2进行摩擦配向时，由摩擦产生的静电可通过导电图形3迅速疏散掉，能够有效避免静电积累到破坏程度使阵列基板上的 开关失效以及数据线和扫描线短路。 优选地，为了避免导电图形造成阵列基板制作过程中的构图次数的增加，上述导电图形可以与阵列基板中的电极层在一次构图工艺中同时形成，例如，对于八03模式的显示面板，其阵列基板中的保护层上还形成有公共电极的图形，则可使公共电极与导电图形在一次构图工艺中形成，具体地，首先在保护层上形成一层透明金属薄膜，而后再对该透明金属薄膜进行图案化处理，在该阵列基板的显示区域形成公共电极的图形，在非显示区域形成导电图形。 此外，上述的显示基板还可以为彩膜基板，图5为本专利技术实施方式提供的一种彩膜基板的示意图，该彩膜基板包括衬底基板1、配向膜2、导电图形3以及所述衬底基板上1依次形成的黑矩阵的图形10、彩色滤光层的图形11以及保护层12，其中，上述的导电图形3形成在保护层11上，配向膜2形成在导电图形3上并与其相接触。 具体地，当采用摩擦工艺对彩膜基板上的配向膜2进行摩擦配向时，由摩擦产生的静电可通过导电图形3迅速疏散掉，能够有效避免静电积累到破坏程度对彩膜基板造成不良影响，特别是对与采用水平电场模式的彩膜基板(由于自身不包含可导电的结构)，其效果尤为显著。 此外，本专利技术实施方式还提供了一种显示装置，本文档来自技高网...

【技术保护点】
一种显示基板，包括衬底基板以及形成在所述衬底基板上的配向膜，其特征在于，所述衬底基板与所述配向膜之间还形成有用于疏散静电的导电图形。

【技术特征摘要】
1.一种显示基板，包括衬底基板以及形成在所述衬底基板上的配向膜，其特征在于，所述衬底基板与所述配向膜之间还形成有用于疏散静电的导电图形。2.根据权利要求1所述的显示基板，其特征在于，所述导电图形为闭合回路结构。3.根据权利要求1所述的显示基板，其特征在于，所述衬底基板上形成有多个显示单元，所述导电图形形成在所述衬底基板上所述多个显示单元之外的区域。4.根据权利要求1至3任一所述的显示基板，其特征在于，所述衬底基板上还依次形成有栅极的图形、栅极绝缘层的图形、有源层、源漏极的图形、像素电极的图形以及保护层，所述导电图形形成在所述保护层上，所述配向膜形成在所述导电图形上。5.根据权利要求4所述的显示基板，其特征在于，还包括形成在所述保护层上的公共电极的图形，所述公共电极与所述导电图形为相同材料且在一次构图工艺中形成。6.根据权利要求1至3任一所述的显示基板，其特征在于，所述衬底基板上还依次形成有黑矩阵的图形、彩色滤光层的图形以及保护层，所述导电图形形成在所述保护层上，所述配向膜形成在所述导电图形上。7.一种显示装置，其特征在于，包括如权利要求1-6任一所述的显示基板。8.—种显示基板的制作方法，...

【专利技术属性】
技术研发人员：宋萍，李小和，李红敏，薛伟，董职福，邵贤杰，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34