被配置用于产生可变输出电流的电流导引型数模转换器电路制造技术

本实用新型专利技术公开了一种被配置用于产生可变输出电流的电流导引型数模转换器电路。一种电流源电路被配置用于在电流镜电路的输入电路路径处接收参考电流。电流镜电路对参考电流进行镜像，并且在多个输出电路路径处产生镜像电流。对应的数目的控制晶体管与输出电路路径串联连接。响应于控制信号选择性地激励每个控制晶体管。译码器电路被配置用于接收可变控制信号，并且响应于可变控制信号而产生激励信号以选择性激励控制晶体管，以将镜像电流传送至输出节点。在输出节点处，传送的镜像电流被求和以产生可变输出电流。可变电流响应于可变控制信号而单调地被调节。

【技术实现步骤摘要】
被配置用于产生可变输出电流的电流导引型数模转换器电路
本公开总体涉及电子电路，并且更具体地涉及被配置用于产生经调节的(可变)电流输出的电路。
技术介绍
本领域技术人员已知其中必需单调地调节输出电流或电压的大量应用。这样的应用的示例包括但不限于发光二极管(LED)调光电路以及电动机控制电路。 图1示出了 LED调光电路10的示例。电路10被配置用于产生施加至LED串12的驱动电流Id。电路包括电流镜电路14，该电流镜电路14具有被配置用于接收可变受控电流Iv的输入电路路径，以及被配置用于在驱动节点输处驱动电流Id的输出电路路径。电流镜电路14由成对的M0SFET晶体管16和18形成。晶体管16和18的源极端子连接至参考电源节点20，并且晶体管16和18的栅极端子耦合在一起。晶体管16的源极-漏极路径限定了电流镜电路14的被配置用于接收可变电流Iv的输入电路路径，并且晶体管18的源极-漏极路径限定了电流镜电路14的耦合至驱动节点并且被配置用于提供驱动电流Id的输出电流路径。提供差分放大器22以控制由电流镜电路14执行的电流镜像操作的精度。放大器22的非反相输入(+)连接至晶体管16的漏极端子，并且放大器的反相输入(_)连接至晶体管18的漏极端子。放大器22的输出连接至晶体管16和18的共同连接的栅极端子。 可变受控电流Iv由电流源电路30产生。电流源电路30接收参考电流Iref，并且产生作为参考电流Iref和控制输入Cv (其中控制输入Cv规定了在Iref和Iv之间取决于输入Cv的成比例函数关系)的函数的可变受控电流Iv。可变电流Iv因此响应于控制输入Cv的改变而变化，并且结果通过电流镜像功能，驱动电流Id也响应于输入Cv而改变。驱动电流Id响应于控制输入Cv的改变的这一变化引起了从LED串12输出的光的变化。通过改变控制输入Cv，提供了对由LED串12产生的光进行的调节。 在调光操作中重要的是，在控制输入Cv的变化和可变受控电流Iv的变化之间存在单调关系。因此在该领域中存在对于能够确保提供这种单调关系的电流源电路的需求。
技术实现思路
本公开旨在提供一种被配置用于产生可变输出电流的电流导引型数模转换器电路，以确保在控制输入Cv的变化和可变受控电流Iv的变化之间存在单调关系。 根据本公开的一个方面，提供了一种电路，包括:输入节点；输出节点；电流镜电路，包括耦合至所述输入节点的输入晶体管，以及耦合至所述输入晶体管的多个输出晶体管；多个控制晶体管，每个控制晶体管与所述多个输出晶体管中的一个输出晶体管串联耦合，所述多个控制晶体管耦合至所述输出节点；以及译码器电路，具有被配置用于接收控制信号的输入，以及耦合至所述控制晶体管的对应控制端子的多个输出；其中所述译码器电路被配置用于对所述控制信号译码，并且响应于所译码的控制信号而选择性地激励所述控制晶体管。 优选地，所述电流镜的所述输入晶体管是其漏极端子耦合至其栅极端子的M0SFET，并且其中所述输出晶体管是其栅极端子耦合至所述输入晶体管的栅极端子的M0SFET。 优选地,进一步包括: 二极管接法晶体管，与所述电流镜电路的所述输入晶体管串联耦合；以及 调节器电路，具有耦合至所述二极管接法晶体管的参考电压输入，以及耦合至所述调节器电路的输出的反馈输入，其中所述调节器电路的输出被配置用于产生电源电压以用于施加至所述译码器电路的电源输入。 优选地，所述译码器电路包括多个逻辑门，以及其中所述逻辑门由所述电源电压供电。 优选地，所述控制信号是具有高逻辑状态的数字逻辑信号，并且其中所述电源电压小于所述逻辑高状态的电压。 优选地，所述多个控制晶体管中的至少一个控制晶体管被配置为当由所述译码器电路采用等于所述电源电压的激励电压激励时，进一步用作共源共栅器件。 优选地，所述译码器电路被配置用于将所述控制信号的幅度转换为将要被激励的控制晶体管的数目，并且进一步产生激励信号以用于施加至所述控制晶体管的所述控制端子以激励所述数目的控制晶体管。 优选地，所述译码器电路包括二进制至温度计译码器，所述控制信号包括二进制信号。 优选地，进一步包括共源共栅电路，所述共源共栅电路包括: 输入共源共栅晶体管，与所述电流镜电路的所述输入晶体管串联耦合；以及 多个输出共源共栅晶体管，耦合至所述输入共源共栅晶体管，每个输出共源共栅晶体管与所述电流镜电路的所述多个输出晶体管中的一个输出晶体管串联耦合。 优选地，所述输入共源共栅晶体管是其漏极端子耦合至其栅极端子的M0SFET，并且其中所述输出共源共栅晶体管是其栅极端子耦合至所述输入共源共栅晶体管的栅极端子的 M0SFET。 优选地，进一步包括附加的电流镜，所述附加的电流镜具有耦合至所述输出节点的输入电路路径，以及被配置用于在驱动节点处产生驱动电流的输出电路路径。 优选地，进一步包括被耦合以接收所述驱动电流的一个或多个发光二极管。 优选地，所述附加的电流镜包括差分放大器，所述差分放大器具有耦合至所述输出节点的第一输入，以及耦合至所述驱动节点的第二输入。 优选地，所述输入节点被配置用于接收参考电流，并且其中所述输出节点被配置用于产生可变电流，所述可变电流根据所述参考电流和所述控制信号而改变。 优选地，所述可变电流响应于所述控制信号的改变而单调地被调节。 根据本公开的另一方面，提供了一种电路，包括:输入节点，被配置用于接收参考电流；电流镜电路，具有被配置用于接收所述参考电流的输入电路路径，并且进一步具有多个输出电路路径；多个控制晶体管，每个控制晶体管与所述输出电路路径中的一个输出电路路径串联耦合，所述多个控制晶体管耦合至输出节点；以及译码器电路，具有被配置用于接收可变控制信号的输入，并且具有耦合至所述控制晶体管的对应控制端子的多个输出，其中，所述译码器电路被配置用于将所述可变控制信号的幅度转换为将要被激励的控制晶体管的数目，并且进一步在所述多个输出处产生激励信号以选择性激励所述数目的控制晶体管，以便响应于所述可变控制信号而在所述输出节点处产生单调地被调节的可变电流。 优选地，进一步包括: 二极管接法晶体管，与所述电流镜电路的所述输入电路路径串联耦合；以及 调节器电路，具有耦合至所述二极管接法晶体管的参考电压输入，以及耦合至所述调节器电路的输出的反馈输入，其中所述调节器电路的输出被配置用于产生电源电压以用于施加至所述译码器电路的电源输入。 优选地，所述多个控制晶体管中的至少一个控制晶体管被配置为当由所述译码器电路采用等于所述电源电压的激励电压激励时，进一步用作共源共栅器件。 优选地，进一步包括共源共栅电路，所述共源共栅电路包括: 输入共源共栅晶体管，与所述电流镜电路的所述输入电路路径串联耦合；以及 多个输出共源共栅晶体管，耦合至所述输入共源共栅晶体管，每个输出共源共栅晶体管与所述电流镜电路的所述多个输出电路路径中的一个输出电路路径串联耦合。 本公开提供的电流导引型数模转换器电路能够确保在控制输入Cv的变化和可变受控电流Iv的变化之间存在单调关系。 【附图说明】 为了更完整理解本公开及其优点，现在结合附图参考以下说明书，其中: 图1是用于LED调光电路的电路图； 本文档来自技高网...

【技术保护点】
一种电路，其特征在于，包括：输入节点；输出节点；电流镜电路，包括耦合至所述输入节点的输入晶体管，以及耦合至所述输入晶体管的多个输出晶体管；多个控制晶体管，每个控制晶体管与所述多个输出晶体管中的一个输出晶体管串联耦合，所述多个控制晶体管耦合至所述输出节点；以及译码器电路，具有被配置用于接收控制信号的输入，以及耦合至所述控制晶体管的对应控制端子的多个输出；其中所述译码器电路被配置用于对所述控制信号译码，并且响应于所译码的控制信号而选择性地激励所述控制晶体管。

【技术特征摘要】
1.一种电路，其特征在于，包括: 输入节点； 输出节点； 电流镜电路，包括耦合至所述输入节点的输入晶体管，以及耦合至所述输入晶体管的多个输出晶体管； 多个控制晶体管，每个控制晶体管与所述多个输出晶体管中的一个输出晶体管串联耦合，所述多个控制晶体管耦合至所述输出节点；以及 译码器电路，具有被配置用于接收控制信号的输入，以及耦合至所述控制晶体管的对应控制端子的多个输出；其中所述译码器电路被配置用于对所述控制信号译码，并且响应于所译码的控制信号而选择性地激励所述控制晶体管。2.根据权利要求1所述的电路，其特征在于，所述电流镜的所述输入晶体管是其漏极端子耦合至其栅极端子的MOSFET，并且其中所述输出晶体管是其栅极端子耦合至所述输入晶体管的栅极端子的MOSFET。3.根据权利要求1所述的电路，其特征在于，进一步包括: 二极管接法晶体管，与所述电流镜电路的所述输入晶体管串联耦合；以及 调节器电路，具有耦合至所述二极管接法晶体管的参考电压输入，以及耦合至所述调节器电路的输出的反馈输入，其中所述调节器电路的输出被配置用于产生电源电压以用于施加至所述译码器电路的电源输入。4.根据权利要求3所述的电路，其特征在于，所述译码器电路包括多个逻辑门，以及其中所述逻辑门由所述电源电压供电。5.根据权利要求3所述的电路，其特征在于，所述控制信号是具有高逻辑状态的数字逻辑信号，并且其中所述电源电压小于所述逻辑高状态的电压。6.根据权利要求3所述的电路，其特征在于，所述多个控制晶体管中的至少一个控制晶体管被配置为当由所述译码器电路采用等于所述电源电压的激励电压激励时，进一步用作共源共栅器件。7.根据权利要求1所述的电路，其特征在于，所述译码器电路被配置用于将所述控制信号的幅度转换为将要被激励的控制晶体管的数目，并且进一步产生激励信号以用于施加至所述控制晶体管的所述控制端子以激励所述数目的控制晶体管。8.根据权利要求7所述的电路，其特征在于，所述译码器电路包括二进制至温度计译码器，所述控制信号包括二进制信号。9.根据权利要求1所述的电路，其特征在于，进一步包括共源共栅电路，所述共源共栅电路包括: 输入共源共栅晶体管，与所述电流镜电路的所述输入晶体管串联耦合；以及 多个输出共源共栅晶体管，耦合至所述输入共源共栅晶体管，每个输出共源共栅晶体管与所述电流镜电路的所述多个输出晶体管中的一个输出晶体管串联耦合。10.根据权利要求9的电路，其特征在于，所述输入共源共栅晶体管是其漏极端子耦合至其栅极端子的M0SFET，并且其中所述输出共源共栅晶体管是其栅极端子耦合至所述输入共...

【专利技术属性】
技术研发人员：王蒙，周雪莲，
申请(专利权)人：意法半导体研发深圳有限公司，
类型：新型
国别省市：广东;44