具有加权电流源的分段数字-模拟转换器制造技术

数字-模拟转换器(DAC)的数字输入被分成较高有效部分和较低有效部分。至少一个抽头电压发生器产生优选使用电阻串的多个电压。解码器解码形成较低有效部分的至少一个子码字，以产生相应的至少一个控制信号。响应于至少一个控制信号，开关单元访问由至少一个抽头电压发生器产生的电压。调整电流发生器从每个访问电压产生相应的加权电流。输出级结合所有加权电流和是数字输入的最有效部分的模拟表示的电压，以产生整个数字输入的模拟近似。

【技术实现步骤摘要】
【国外来华专利技术】具有加权电流源的分段数字-模拟转换器相关申请交叉参考本申请根据35USC§119(e)请求于2012年5月4日提交的美国临时专利申请No.61/642657的权益，在此通过引用并入其全部内容。
技术介绍
数字-模拟转换器(DAC)的一种形式使用电阻串，其中一组电阻串连接在两个电压之间以形成分压器，其中该连接电阻的节点形成可被访问的抽头点以产生输出电压。采用开关基于数字输入信号(例如，数字字)的值选择该抽头点。基本电阻串DAC具有多个优点。它相对容易实现。输出的线性度由电阻比率的匹配决定(通过适当地选择电阻器，DAC的输出可以与输入成线性变化)。电阻串DAC还提供了功耗和速度之间的合理平衡。输出也是本质单调的。当用于构建DAC的硬件进行缩放以增加DAC的分辨率时，电阻串DAC出现许多缺点。例如，当分辨率增加时，电阻器数量(并且因此，给定精确度所需要的区域)呈指数增长。此外，开关数量也成倍增加。开关也有助于区域要求，但更重要的是，具有也随着开关数量增加而增加的寄生电容。基本电阻串DAC的变型已被提出，旨在克服一些上述缺点。一种变体使用称为分割的技术，其将输入的单词分成权重降低的几个(通常是两个)子单词，从而保持由完整输入字提供的原始分辨率。最有效子单词被作为输入施加到初级子DAC，以及剩余的子单词被作为输入施加到一个或多个次级子DAC。各个子DAC的输出组合在一起，以产生整体DAC的模拟输出。具体地讲，通过将总分辨率N划分成更小的分辨率的n个子DAC(N是单个子DAC的分辨率之和)并产生模拟输出Vout作为由n个子DAC提供的n加权模拟电压的总和而减小总体区域。图1示意已知作为缓冲电阻串DAC的的架构，它包括分接电压发生器10、分接选择器12和输出级14。抽头电压发生器10包括电阻串15。电阻串15的抽头15可以选择性地连接到输出级14中的缓冲，以获得数字输入字dIN的缓冲模拟表示VOUT。抽头的选择性连接通过解码在分接选择器12的数字输入字dIN执行。通常情况下，缓冲器是被配置成具有电阻负反馈的非反相结构以准确提供所需增益G的运算放大器，如图1所示。实现负反馈回路的增益电阻RF和RG之间的关系是：RF/RG＝G-1(1)在图1中，因为只有一级分割，该体系结构受限于结合基本电阻串DAC的上面讨论的相同缺点。也就是说，为了提高DAC的分辨率，有必要向电阻串添加串联的许多电阻器。已经提出基于电阻串采用电压分段DAC的多种架构。大多数是基于通过在这些元件的端子间耦合精细电阻而串插穿过粗电阻串的元件的电压降。在美国专利号4543560中，活跃缓冲区用于耦合精细串到粗串的元件，而无需加载粗串。因为缓冲器的偏移，置于两个电阻串之间的非理想缓冲器显著恶化动态性能以及潜在地输出线性度。在美国专利号5703588中，内插电阻串DAC包括电流源和连接到精电阻串两端的相应值的槽，以消除其负载。此架构不仅需要电阻和电流匹配以获得具有竞争力的线性度，而且必须满足电流和电阻值之间的特定关系；因此，执行复杂显著增加。为了产生所需的电流，有源缓冲器用于强制电压通过方便调整尺寸的电阻，从而获得所需电流。缓冲器的静态非理想性(特别是在偏移量)会产生电流中的错误以及因此DAC输出的非线性。在美国专利5969657中，内插电阻串DAC不包括任何电路，以防止加载粗串。当粗电阻串的耦合元件变为以后元件时，通过去除细串的元件之一，使用粗串的加载，以及导通粗抽头选择开关的阻抗(其经调整尺寸以获得期望的值)以获得1LSB步骤。在美国专利5969657描述的结构中，线性由粗抽头选择开关的接通阻抗的值控制。为了获得该参数变化的合理余量(即，其敏感于通过粗电阻串的电压变动、工艺变化以及温度漂移)，需要在粗电阻串中的元件和细电阻串之间有比较大的比例。结果是具有等效阻抗的细电阻串比粗电阻串的元件大得多，其中，所述细电阻串将在代码跃迁期间浮动。因此，有源电流流动的显著降低部分流过细电阻串，以及泄漏电流对积分非线性(INL)的影响是显著的。除了所需要的相对大的开关区域(其涉及大的寄生电容)，该事实显著劣化动态性能(特别是毛刺区域)。在美国专利6914547中，给出结合美国专利第5969657描述的上述结构的概括，其中三级分割由同样的方法引入。其优点和之前结构(具有较大面积保存)是相同的，但缺点显著增加。在美国专利号5396245中，差分跨导级用于添加和放大一些粗电压和细电压，但DAC受限于两级分段。在这种方法中，要求每级的跨导之间的匹配。在美国专利号6486818和6617989中，粗电压和细电流相加以产生DAC输出。特别是，电阻串用来形成第一电压，其实质上是数字输入的最有效部分的粗模拟近似。成比例于数字输入的最低有效部分的电流结合粗电压，以产生整体DAC的最终输出。在这两个专利中的实施方式可以被看作是对图1中基本缓冲电阻串DAC的改进。这两个专利仅考虑粗电压与单一电流的组合，因此，两级以上的分割在没有性能折衷的情况下不是直接可行的。此外，在每个这些专利中产生电流的较佳实施例包括匹配电流源的阵列。这些电流源由包括有源缓冲器的电路限定。由该缓冲器引入的任何偏移误差将产生非线性。
技术实现思路
其中数字输入dIN是N位字的分段DAC划分成n>1个子词d(M)，d(1)…d(N-1)。子码字具有M，B(1)…B(N-1)的各自长度，其中N＝M+B(1)...+B(N-1)。输入字的各划分代表分割的等级；因此，总共有n级分割。第一级分割是由产生电压VM的主要DAC产生，该电压VM实质上正比于d(M)并且是输入dIN的最有效部分的模拟表示。分割的后续级由n-1个二级子DAC实施，其产生n-1个独立电流I(1)…I(N-1)的对应集合。每个这些电流的幅度由相关联的子码字d(1)…d(N-1)进行控制。电流按照加权方案进行调整。输出电路结合具有调整电流I(1)…I(N-1)的电压VM以在DAC的输出VOUT提供数字输入DIN的模拟表示。附图说明图1是传统电阻串DAC的框图。图2是根据本专利技术的一个实施例的DAC的框图。图3是根据本专利技术一个实施例，在DAC中使用的抽头电压发生器的详细方框图。图4是根据本专利技术一个实施例，在DAC中使用的子DAC的部分的详细框图。图5是根据本专利技术的一个实施例的DAC的详细框图。图6是三级分割的一个实施例的DAC的详细框图。具体实施方式本专利技术涉及使用至少两级分割的分段DAC，其中模拟输出通过粗电压和一组加权电流的组合产生。本专利技术还涉及一种方法以及用于产生加权电流的对应电路。在一个实施例中，使用在负反馈结构中连接的缓冲器产生每个电流。本专利技术还涉及一种方法和相应的控制逻辑，用于控制一组次级子DAC的输出，其输出用于产生加权电流，以使每个次级子DAC总产生非-零电流。一般实施例图2示出根据本专利技术的示例实施例的DAC100。DAC100可以包括以下的功能单元：抽头电压发生器20、缩放电流发生器22和输出级24。N位数字字dIN划分为n>1的子码字d(M)，d(1)…d(N-1)。子码字具有M的各自的长度，B(1)…B(N-1)，其中N＝M+B(1)...+B(N-1)。输入字的各划分表示分割级，从而共有n级分割。至少两级分割用于本专利技术的每个实施例中。本文档来自技高网...

【技术保护点】
一种数字‑模拟转换器(DAC)，包括：接收数字输入的电路；电路，其响应于数字输入产生至少一个加权的电流；和结合第一电压与至少一个加权电流的输出级，以产生是数字输入的模拟近似的输出信号。

【技术特征摘要】
【国外来华专利技术】2012.05.04 US 61/642,657;2013.01.23 US 13/747,8921.一种数字-模拟转换器，包括：接收数字输入的电路；电路，其响应于数字输入产生多个加权的电流；和结合第一电压与所述多个加权的电流的输出级，以产生作为数字输入的模拟表示的输出信号，其中所述输出级包括反馈回路，所述反馈回路包括多个节点，所述多个加权的电流中的每一个被注入到所述多个节点中的相应一个节点。2.如权利要求1所述的数字-模拟转换器，其中，所述数字-模拟转换器划分数字输入为多个子码字，并产生第一电压为子码字的最有效码字的模拟表示。3.如权利要求2所述的数字-模拟转换器，其中，基于剩余子码字的相应一个产生每个电流。4.如权利要求3所述的数字-模拟转换器，其中：和基于较高有效子码字产生的电流相比，基于较低有效子码字产生的电流被分配较低的权重。5.如权利要求3所述的数字-模拟转换器，其中：该输出级包括具有反馈的非反相结构中的运算放大器，该反馈由连接在输出信号和接地之间的电阻串形成；和每个电流被连接到电阻串中的相应节点。6.如权利要求5所述的数字-模拟转换器，其中，和基于较高有效子码字产生的电流相比，基于较低有效子码字产生的电流被连接到位于更接近地的节点。7.如权利要求1所述的数字-模拟转换器，其中，每个电流由驱动晶体管的相应运算放大器制造。8.如权利要求7所述的数字-模拟转换器，进一步包括将每个晶体管的源极端子连接到至少一个基准电压的相应电阻。9.如权利要求8所述的数字-模拟转换器，其中，所述至少一个参考电压通过缓冲器连接到每个电阻器。10.如权利要求8所述的数字-模拟转换器，其中：每个运算放大器经配置为非反相模式，其中所述运算放大器的反相输入端连接到每个晶体管的源极端子；和根据相应子码字选择的电压被施加到每个运算放大器的非反相输入端。11.如权利要求10所述的数字-模拟转换器，进一步包括解码器，其响应于解码子码字而将每个选择的电压连接到相应的运算放大器。12.如权利要求10所述的数字-模拟转换器，进一步包括：抽头电压发生器，输出每个选择的电压；和切换单元，可切换地将每个选择的电压连接到相应运算放大器的非反相输入端。13.如权利要求...

【专利技术属性】
技术研发人员：I·C·梅迪纳桑彻兹卡斯特罗，
申请(专利权)人：亚德诺半导体技术公司，
类型：发明
国别省市：百慕大群岛;BM