一种降低数字预失真中ADC采样速率的方法及装置制造方法及图纸

本发明专利技术提出了一种降低数字预失真中ADC采样速率的方法及装置，所述方法包括如下步骤：采用平移输入方式将功率放大器的输入信号与输出信号进行时间对齐；通过正向模型估计出所述功率放大器的正向模型参数；根据估计得到的正向模型参数，估计所述功率放大器的满采样率输出信号；根据估计得到的所述功率放大器的输出信号和实际功率放大器输入信号建立逆向模型，估计出预失真器的参数；将所述预失真参数复制到预失真器以进行数字预失真处理。本发明专利技术大幅度了降低设备对高速ADC的需求。

【技术实现步骤摘要】
一种降低数字预失真中ADC采样速率的方法及装置
本专利技术涉及数字预失真处理
，特别涉及一种降低数字预失真中ADC采样速率的方法及装置。
技术介绍
随着通信技术的发展，宽带信号和复杂的调制方式被应用其中。例如：QPSKQuadraturePhaseShiftKeying，正交相移键控)、16QAM(QuadratureAmplitudeModulation，正交幅度调制)、64QAM等，复杂的调制方式将会带来误差向量幅度(EVM，ErrorVectorMagnitude)和邻近信道功率比(ACPR)的恶化，预失真技术也被应用其中，而目前研究较多的是数字预失真技术。图1示出了现有的基于间接学习的数字预失真系统。从图1看出，现有的基于间接学习的数字预失真系统包括功率放大器(PA，PowerAmplifier)、衰减控制装置5’、上下变频器、ADC采样装置6’、DAC采样装置7’、预失真器4’和预失真器复制模块3’。在数字预失真系统中，由于功率放大器的非线性特性造成输出夹杂了三阶交调和五阶交调分量，导致输出信号带宽为原来的3倍甚至5倍。对于一个宽带的发射机系统，假若信号带宽为40M，ADC的采样率需要200M以上才能将整个带宽内的失真情况采集下来，而高精度高速ADC的价格较高，这也是目前宽带通信系统数字预失真应用的一个缺点。
技术实现思路
本专利技术的目的旨在至少解决所述技术缺陷之一。为此，本专利技术的一个目的在于提出一种降低数字预失真中ADC采用速率的方法，该方法大幅度了降低设备对高速ADC的需求。为了实现上述目的，本专利技术一方面的实施例提供一种降低数字预失真中ADC采用速率的方法，包括如下步骤：S1：采用平移输入方式将功率放大器的输入信号与输出信号进行时间对齐，其中所述输出信号为ADC采样数据；S2：根据时间对齐后的输入信号和输出信号，建立正向模型，通过正向模型估计出所述功率放大器的正向模型参数；S3：根据估计得到的正向模型参数，估计所述功率放大器的满采样率输出信号；S4：根据估计得到的所述功率放大器的输出信号和实际功率放大器输入信号建立逆向模型，估计出预失真器的参数；以及S5：将所述预失真参数复制到预失真器以进行数字预失真处理。根据本专利技术实施例的降低数字预失真中ADC采用速率的方法，采用低频采样作数字预失真的方法，解决现有技术中需要将整个频带内的失真信号全部采集下来的问题。本专利技术通过先建立正向模型估计输出然后再建立逆向模型作预失真器的参数，解决了在采样频率在低于信号带宽的情况下的进行数字预失真方法，大幅度了降低设备对高速ADC的需求。进一步，所述采用平移输入方式将功率放大器的输入信号与ADC采样数据进行对齐，包括如下步骤：S11：开始，令k＝0；S12：将输入信号向左和向右每隔N-k,平移一次，左右各平移N-1次，得到总共2N-1个序列，分别记序号为-(N-1),…,0,…,(N-1)，然后将上述序列与输出的低采样率信号进行相关运算，求得各相关峰，其中最大的序号为n∈[-(N-1),(N-1)]，将原来的输入信号平移n/N-k代替输入信号，S13:比较误差范围N-K与所允许的最小模对齐精度e的大小，如果大于e，，则设置k＝k+1循环S12和S13，如果到达模型精度则终止循环；S14:最终的延迟可以表示为本专利技术的另一个目的在于提出一种降低数字预失真中ADC采样速率的装置，该装置大幅度了降低设备对高速ADC的需求。为了实现上述目的，本专利技术一方面的实施例提供一种降低数字预失真中ADC采样速率的装置，包括：正向模型估计模块，所述正向模型估计模块的输入端分别与ADC采样装置和DAC采样装置相连，所述ADC采样装置通过下变频器与衰减控制装置相连，所述DAC采样装置通过上变频器与功率放大器相连，所述模型估计模块用于采用平移输入方式将所述功率放大器的输入信号与所述ADC采样装置的ADC采样数据进行对齐，并通过正向模型估计出所述功率放大器的正向模型参数；输出补全模块，所述输出补全模块的输入端与所述正向模型估计模块的输出端相连，所述输出补全模块的输出端与预失真器的输入端相连，用于根据估计得到的所述功率放大器的输出信号和实际功率放大器输入信号建立逆向模型，估计出预失真器的参数；预失真器复制模块，所述预失真复制模块的输出端与所述输出补全模块的输入端相连，用于将所述预失真参数复制到所述预失真器以进行数字预失真处理。根据本专利技术实施例的降低数字预失真中ADC采样速率的装置，采用低频采样作数字预失真的方法，解决现有技术中需要将整个频带内的失真信号全部采集下来的问题。本专利技术通过先建立正向模型估计输出然后再建立逆向模型作预失真器的参数，解决了在采样频率在低于信号带宽的情况下的进行数字预失真方法，大幅度了降低设备对高速ADC的需求。进一步，所述正向模型估计模块采用下述步骤将所述功率放大器的输入信号与输出信号进行时间对齐：S11：开始，令k＝0；S12：所述正向模型估计模块将输入信号向左和向右每隔N-k,平移一次，左右各平移N-1次，得到总共2N-1个序列，分别记序号为-(N-1),…,0,…,(N-1)，然后将上述序列与输出的低采样率信号进行相关运算，求得各相关峰，其中最大的序号为n∈[-(N-1),(N-1)]，将原来的输入信号平移n/N-k代替输入信号，S13:所述正向模型估计模块比较误差范围N-k与所允许的最小模型对齐精度e的大小，如果大于e，则设置k＝k+1循环S12和S13，如果到达模型精度则终止循环；S14:所述正向模型估计模块设置最终的延迟可以表示为本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：图1为现有技术的降低数字预失真中ADC采样速率的装置的示意图；图2为根据本专利技术实施例的降低数字预失真中ADC采样速率的方法的流程图；图3为根据本专利技术实施例的功率放大器输入信号和ADC采集来的数据未对齐的示意图；图4为根据本专利技术实施例的平移输入信号后功率放大器输入信号和ADC采集来的数据对齐的示意图；图5为根据本专利技术实施例的估计出的输出与真实输出以及输入的对比的示意图；图6为根据本专利技术实施例的AB类GaN功率放大器两种方法的对比结果的示意图；图7为根据本专利技术实施例的降低数字预失真中ADC采样速率的装置的示意图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。本专利技术提供一种降低数字预失真中ADC采样速率的方法及装置，该方法及装置是针对通信、广播、微波传输等系统中使用的射频功率放大器的数字预失真(DPD,DigitalPre-DistortiON)，采用本专利技术进行设计可以大幅度降低设备对高速ADC的需求。本专利技术的核心思想在于正向模型对输出采样率的要求不明显，而对输入的采样率有较大的要求，可以通过正向模型估计出功率放大器的模型参数，然后估计出功率放大器的满采样率输出，然后再利用传统的基于间接学习的方法进本文档来自技高网...

【技术保护点】
一种降低数字预失真中ADC采样速率的方法，其特征在于，包括如下步骤：S1：采用平移输入方式将功率放大器的输入信号与输出信号进行时间对齐，其中所述输出信号为ADC采样数据；S2：根据时间对齐后的输入信号和输出信号，建立正向模型，通过正向模型估计出所述功率放大器的正向模型参数；S3：根据估计得到的正向模型参数，估计所述功率放大器的满采样率输出信号；S4：根据估计得到的所述功率放大器的输出信号和实际功率放大器输入信号建立逆向模型，估计出预失真器的参数；以及S5：将所述预失真参数复制到预失真器以进行数字预失真处理。

【技术特征摘要】
1.一种降低数字预失真中ADC采样速率的方法，其特征在于，包括如下步骤：S1：将功率放大器的输入信号与输出信号进行时间对齐，其中所述输出信号为ADC采样数据，具体包括：S11：开始，令k＝0；S12：将输入信号向左和向右每隔N-k,平移一次，左右各平移N-1次，得到总共2N-1个序列，分别记序号为-(N-1),…,0,…,(N-1)，然后将上述序列与输出的低采样率信号进行相关运算，求得各相关峰，其中最大的序号为n∈[-(N-1),(N-1)]，将原来的输入信号平移n/N-k代替输入信号，S13:比较误差范围N-K与所允许的最小模对齐精度e的大小，如果大于e，则设置k＝k+1循环S12和S13，如果到达模型精度则终止循环；S14:最终的延迟可以表示为S2：根据时间对齐后的输入信号和输出信号，建立正向模型，通过正向模型估计出所述功率放大器的正向模型参数；S3：根据估计得到的正向模型参数，估计所述功率放大器的满采样率输出信号；S4：根据估计得到的所述功率放大器的输出信号和实际功率放大器输入信号建立逆向模型，估计出预失真器的参数；以及S5：将所述预失真参数复制到预失真器以进行数字预失真处理。2.一种降低数字预失真中ADC采样速率的装置，其特征在于，包括：正向模型估计模块，所述正向模型估计模块的输入端分别与ADC采样装置和DAC采样装置相连，所述ADC采样装置通过下变频器与衰减控制装置相...

【专利技术属性】
技术研发人员：王宗浩，陈文华，苏公喆，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京;11