闪存的位线选择管电路制造技术

本发明专利技术公开了一种闪存的位线选择管电路，包括：第一PMOS管，第二NMOS管，第三NMOS管，第四NMOS管；第一PMOS管的源极接电源电压，第一PMOS管的漏极接第二NMOS管的漏极，第二NMOS管的源极、第三NMOS管的栅极和第四NMOS管的漏极连接在一起，第四NMOS管的源极接地，第一PMOS管和第四NMOS管的栅极都接位线选择信号，第二NMOS管的栅极连接电源电压；第三NMOS管的漏极连接位线电压源，源极连接位线。本发明专利技术使得闪存在读操作时不用启动电荷泵就能在位线的传输管栅极上产生一个比电源电压高的电压，节省了电荷泵这部分的功耗，让闪存能够满足非接触应用下的读功耗要求。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路，特别是涉及一种闪存（flash）的位线选择管电路。
技术介绍
Flash的存储单元为非挥发性存储器（non-volatile memory，NVM），对NVM进行读操作时，需要采用位线选择管电路传输1V左右的电压到位线上，位线选择管电路中的选择管直接和位线相连，这样选择管在擦写操作时需要承受高压，所以必须选用耐高压的N型MOS管作为选择管。然而由于耐高压的MOS管通常阈值电压（Vt）也会比普通的MOS管高，耐高压的MOS管的Vt大约为0.9V，所以为了传输1V的电压到位线上，就必须在这个MOS管的栅极加上至少1.9V的电压。而Flash的电源电压为1.8V，不能满足这个电压的要求，通常我们在读操作时会使用电荷泵来产生这个电压。但是，在非接触式的应用中，对读操作的功耗要求特别高，此时如果启动电荷泵则会无法达到客户对功耗的要求。如图1所示，是现有闪存的位线选择管电路图，包括NMOS管M101和M102，其中NMOS管M101的漏极连接位线电压源cl，NMOS管M101的源极连接NMOS管M102的漏极，NMOS管M102的源极连接到位线BL，NMOS管M101的栅极连接位线选择信号Ysel，NMOS管M102的栅极连接由电荷泵103输出的电压。NMOS管M101的阈值电压具有较低值，由于电源电压为1.8V，故位线选择信号Ysel的高电平为1.8V，在位线选择信号Ysel为高电平时NMOS管M101导通并将位线电压源cl的电压传输到NMOS管M102的漏极。在读操作时位线电压源cl的大小为1V，而由于NMOS管M101具有较低的阈值电压，故NMOS管M101不会影响到位线电压源cl的1V电压的传输，NMOS管M101只起选择作用并为位线选择管。NMOS管M102作为电压传输管并用于将位线电压源的电压传输到位线上，NMOS管M102的源极之间和位线BL相连，在闪存的存储单元进行擦写操作时，位线BL上会有较高的电压，故要求NMOS管M102具有较高的耐压能力，耐压能力的提高阈值电压一般也会提高，为了将1V的电压由NMOS管M102的漏极传输到源极，NMOS管M102的栅极电压要求大于1V加上NMOS管M102的阈值电压，而NMOS管M102的阈值电压一般为0.9V左右，故NMOS管M102的栅极电压要大于1.9V时才能实现位线电位的传输。由于Flash的电源电压为1.8V，故为了得到1.9V的栅极电压，现有技术中是通过一电荷泵103来为NMOS管M102的栅极提供大于1.9V的电压，这样才能在NMOS管M102的栅极产生一个稳定的高压，从而将电压传输到位线BL。现有技术的缺点在于电荷泵103的工作需要消耗很大一部分的功耗，而在非接触式的应用中，对读功耗的要求比较高，如果此时的电荷泵103是处于工作的状态，那么功耗就不能满足设计要求。
技术实现思路
本专利技术所要解决的技术问题是提供一种闪存的位线选择管电路，使得闪存在进行读操作时不用启动电荷泵就能在位线的传输管栅极上产生一个比电源电压高的电压，能节省电荷泵这部分的功耗，让闪存能够满足非接触应用下的读功耗要求。为解决上述技术问题，本专利技术提供的闪存的位线选择管电路为闪存的存储单元的位线提供电压，所述位线选择管电路包括：第一PMOS管，第二NMOS管，第三NMOS管，第四NMOS管。所述第一PMOS管的源极接电源电压，所述第一PMOS管的漏极接所述第二NMOS管的漏极，所述第二NMOS管的源极、所述第三NMOS管的栅极和所述第四NMOS管的漏极连接在一起，所述第四NMOS管的源极接地，所述第一PMOS管和所述第四NMOS管的栅极都接位线选择信号，所述第二NMOS管的栅极连接所述电源电压。所述第三NMOS管为位线电压传输管，所述第三NMOS管的漏极连接位线电压源，所述第三NMOS管的源极连接所述闪存的存储单元的位线，所述第三NMOS管接通时从所述位线电压源将位线电压传输到所述位线。所述第三NMOS管的耐压能力高于所述闪存的存储单元在擦或写操作时加在所述位线上的电压，所述第一PMOS管、所述第三NMOS管和所述第四NMOS管的阈值电压的绝对值大于0.8V，所述第二NMOS管的阈值电压的绝对值小于0.7V。在所述闪存的存储单元的读操作时，所述位线电压源提供读电压，所述位线选择信号为低电平时，所述第一PMOS管导通，所述第四NMOS管断开，所述第三NMOS管的栅极连接到所述电源电压，所述第三NMOS管的栅极电压由所述电源电压加上栅漏耦合电压决定，所述栅漏耦合电压为所述位线电压源通过所述第三NMOS管的栅漏电容耦合到所述第三NMOS管的栅极的电压，所述第三NMOS管的栅极电压大于所述读电压加上所述第三NMOS管的阈值电压时所述第三NMOS管将所述读电压传输到所述位线。进一步的改进是，所述电源电压为1.8V，所述第三NMOS管的阈值电压为0.9V，所述读电压为1V。本专利技术能在闪存进行读操作时实现位线电压传输管的栅极电压自举，即使得闪存在进行读操作时不用启动电荷泵就能在位线的传输管栅极上产生一个比电源电压高的电压，节省了电荷泵这部分的功耗，让闪存能够满足非接触应用下的读功耗要求。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明：图1是现有闪存的位线选择管电路图；图2是本专利技术实施例闪存的位线选择管电路图；图3是本专利技术实施例读操作时的第三NMOS管的栅极电压自举仿真图。具体实施方式如图2所示，是本专利技术实施例闪存的位线选择管电路图；本专利技术实施例闪存的位线选择管电路为闪存的存储单元的位线BL提供电压，所述位线选择管电路包括：第一PMOS管M1，第二NMOS管M2，第三NMOS管M3，第四NMOS管M4。所述第一PMOS管M1的源极接电源电压vpwr，所述第一PMOS管M1的漏极接所述第二NMOS管M2的漏极，所述第二NMOS管M2的源极、所述第三NMOS管M3的栅极和所述第四NMOS管M4的漏极连接在一起并都连接在端口boost，所述第四NMOS管M4的源极接地，所述第一PMOS管M1和所述第四NMOS管M4的栅极都接位线选择信号Yselb，所述第二NMOS管M2的栅极连接所述电源电压vpwr。所述第三NMOS管M3为位线电压传输管，所述第三NMOS管M3的漏极连接位线电压源cl，所述第三NMOS管M3的源极连接所述闪存的存储单元的位线BL，所述第三NMOS管M3接通时从所述位线电压源cl将位线电压传输到所述位线本文档来自技高网...

【技术保护点】
一种闪存的位线选择管电路，位线选择管电路为闪存的存储单元的位线提供电压，其特征在于，所述位线选择管电路包括：第一PMOS管，第二NMOS管，第三NMOS管，第四NMOS管；所述第一PMOS管的源极接电源电压，所述第一PMOS管的漏极接所述第二NMOS管的漏极，所述第二NMOS管的源极、所述第三NMOS管的栅极和所述第四NMOS管的漏极连接在一起，所述第四NMOS管的源极接地，所述第一PMOS管和所述第四NMOS管的栅极都接位线选择信号，所述第二NMOS管的栅极连接所述电源电压；所述第三NMOS管为位线电压传输管，所述第三NMOS管的漏极连接位线电压源，所述第三NMOS管的源极连接所述闪存的存储单元的位线，所述第三NMOS管接通时从所述位线电压源将位线电压传输到所述位线；所述第三NMOS管的耐压能力高于所述闪存的存储单元在擦或写操作时加在所述位线上的电压，所述第一PMOS管、所述第三NMOS管和所述第四NMOS管的阈值电压的绝对值大于0.8V，所述第二NMOS管的阈值电压的绝对值小于0.7V；在所述闪存的存储单元的读操作时，所述位线电压源提供读电压，所述位线选择信号为低电平时，所述第一PMOS管导通，所述第四NMOS管断开，所述第三NMOS管的栅极连接到所述电源电压，所述第三NMOS管的栅极电压由所述电源电压加上栅漏耦合电压决定，所述栅漏耦合电压为所述位线电压源通过所述第三NMOS管的栅漏电容耦合到所述第三NMOS管的栅极的电压，所述第三NMOS管的栅极电压大于所述读电压加上所述第三NMOS管的阈值电压时所述第三NMOS管将所述读电压传输到所述位线。...

【技术特征摘要】
1.一种闪存的位线选择管电路，位线选择管电路为闪存的存储单元的位线提供
电压，其特征在于，所述位线选择管电路包括：第一PMOS管，第二NMOS管，第三NMOS
管，第四NMOS管；
所述第一PMOS管的源极接电源电压，所述第一PMOS管的漏极接所述第二NMOS
管的漏极，所述第二NMOS管的源极、所述第三NMOS管的栅极和所述第四NMOS管的
漏极连接在一起，所述第四NMOS管的源极接地，所述第一PMOS管和所述第四NMOS
管的栅极都接位线选择信号，所述第二NMOS管的栅极连接所述电源电压；
所述第三NMOS管为位线电压传输管，所述第三NMOS管的漏极连接位线电压源，
所述第三NMOS管的源极连接所述闪存的存储单元的位线，所述第三NMOS管接通时从
所述位线电压源将位线电压传输到所述位线；
所述第三NMOS管的耐压能力高于所述闪存的存储单元在擦或写操作时加在所述
...

【专利技术属性】
技术研发人员：刘芳芳，赵艳丽，沈文超，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31