基于SOPC技术的MVB总线解码与随车记录系统技术方案

本发明专利技术涉及一种基于SOPC技术的MVB总线解码与随车记录系统，包括FPGA芯片、EPCS串行FLASH芯片、SDRAM芯片、SRAM芯片、SD卡和MVB电平转换电路，所述的FPGA芯片包括NIOS-II软核处理器、锁相环倍频器、MVB解码器、SRAM读写控制器、SPI接口切换模块和SPI接口，所述的NIOS-II软核处理器分别与EPCS串行FLASH芯片、SDRAM芯片、锁相环倍频器、MVB解码器、SRAM读写控制器和SPI接口连接，所述的MVB解码器分别与锁相环倍频器、MVB电平转换电路和SRAM读写控制器连接，所述的SPI接口切换模块分别与SPI接口、SRAM读写控制器和SD卡连接。与现有技术相比，本发明专利技术具有软硬结合、可靠性高、操作方便、实时性好等优点。

【技术实现步骤摘要】
基于SOPC技术的MVB总线解码与随车记录系统
本专利技术涉及一种MVB总线数据分析与存储技术，尤其是涉及一种基于SOPC技术的MVB总线解码与随车记录系统。
技术介绍
随着高速铁路与现代轨道交通技术的发展，列车通信网络(TrainCommunicationNetwork，TCN)已成为一种主流的车辆及列车数据通信系统。国际电工技术委员会的IEC-61375标准，将列车通信网络分成用于连接各节可动态编组的铰链式列车总线WTB(WireTrainBus)和用于连接车辆内固定设备的多功能车辆总线MVB(MultifunctionVehicleBus)。与其他的通用现场总线在列车上的应用相比，MVB在实时性、可靠性、可管理性、介质访问控制方法、寻址方式及通信服务种类等方面具有更大的优势。MVB总线数据以帧为基本单位，数据传输速率为1.5Mbps，数据帧采用了曼彻斯特码传输，因此编码后的波特率为3Mbaud。编码器和解码器不仅要完成曼彻斯特编解码、CRC序列的生成和校验，同时还要添加和识别帧头帧尾以实现数据帧的同步。MVB中有两种帧：一种是只能由总线主设备发送的主设备帧，简称“主帧”，主帧内容包含了所问询的设备端口号和功能码；另一种为响应主帧而由从设备发送的从设备帧，简称“从帧”，从帧的长度和类型是由功能码决定的。轨道交通列车在正常运行情况下，MVB总线上会产生大量的数据，MVB数据按报文的类型可以分为过程数据、信息数据和监视数据。通过收集列车上的MVB设备的状态监测和故障诊断信息，可以分析列车及设备运行的可靠性与安全性，为列车设备的维护和维修提供有用的信息。所谓MVB设备是指轨道交通列车上使用了MVB通信控制芯片，能够按照MVB通讯协议进行数据通讯的设备。传统的MVB通信控制器芯片虽然囊括了MVB数据链路层及应用层的完整功能，但因其成本昂贵，使用复杂，且由国外的公司技术垄断，并不适合作为自主开发的MVB总线分析仪的首选。
技术实现思路
本专利技术的目的就是为了克服上述现有技术存在的缺陷而提供一种软硬结合、可靠性高、操作方便、实时性好的基于SOPC技术的MVB总线解码与随车记录系统，用于MVB总线数据的实时分析及大容量数据的实时存储。本专利技术的目的可以通过以下技术方案来实现：一种基于SOPC技术的MVB总线解码与随车记录系统，其特征在于，包括FPGA芯片、EPCS串行FLASH芯片、SDRAM芯片、SRAM芯片、SD卡和MVB电平转换电路，所述的FPGA芯片包括NIOS-II软核处理器、锁相环倍频器、MVB解码器、SRAM读写控制器、SPI接口切换模块和SPI接口，所述的NIOS-II软核处理器分别与EPCS串行FLASH芯片、SDRAM芯片、锁相环倍频器、MVB解码器、SRAM读写控制器和SPI接口连接，所述的MVB解码器分别与锁相环倍频器、MVB电平转换电路和SRAM读写控制器连接，所述的MVB电平转换电路与MVB总线连接，所述的SPI接口切换模块分别与SPI接口、SRAM读写控制器和SD卡连接。EPCS串行FLASH芯片作为程序存储器，以及引导程序下载和加载的EPCS控制器；SDRAM芯片作为处理器的内存，以及控制内存读写的SDRAM控制器；锁相环倍频器(PLL)，为NIOS-II软核提供高速的系统工作时钟，同时为MVB解码、数据存储模块提供数倍于MVB码率的工作时钟；MVB解码器完成MVB数据解码的全部工作，解码得到的串行数据经过串行转并行处理后，通过SRAM读写控制器写入SRAM芯片缓存；SRAM读写控制器，缓存的输入来自MVB解码后的数据，输出到并行转串行及格式转换模块，最后经过SPI接口切换模块写入SD卡；SPI接口切换模块，用于控制来自SRAM内缓存的解码数据流和来自NIOS-II数据流的SD卡读写切换。与SRAM读写控制器连接的SRAM芯片，解决了高速写SD卡所需的FPGA片内缓存不足的问题。所述的MVB解码器包括分界符识别模块、曼彻斯特解码模块、CRC校验器、定时器、总线异常管理单元和解码流程控制单元，所述的分界符识别模块包括主帧帧头识别单元、从帧帧头识别单元和帧尾识别单元，所述的解码流程控制单元分别与主帧帧头识别单元、从帧帧头识别单元、帧尾识别单元、曼彻斯特解码模块、CRC校验器、定时器和总线异常管理单元连接，所述的总线异常管理单元分别与曼彻斯特解码模块、CRC校验器连接；通过分界符识别模块来实现帧定位，所述的曼彻斯特解码模块解码主帧，所述的CRC校验器校验数据，获取功能码后确定回复的从帧格式，再对从帧进行解码；所述的定时器用于判断从帧超时未响应的计时；总线异常管理单元用于收集各单元反馈的异常信号并反馈给解码流程控制单元。所述的异常信号包括曼彻斯特解码异常、CRC检验结果错误、帧长度错误和从帧超时未响应。所述的MVB解码器采用FSM(FiniteStateMachine，有限状态机)方法来进行帧同步和曼彻斯特解码。所述的SRAM读写控制器包括：一是由硬件实现缓存读写控制器，负责简单、重复但是大量、高速的数据搬运工作；二是采用了乒乓操作的数据流控制方法，将SRAM缓存空间划分为两个缓冲区，数据的输入与输出总是连续、交替循环在两个缓冲区内进行，实现数据的高速缓存。所述的NIOS-II软核处理器运行SD卡传输协议及FAT32文件系统协议程序，支持FAT32文件系统下的SD卡读写。所述的SPI接口切换模块将SRAM读写控制器缓存的解码数据和NIOS-II软核处理器的SD卡传输协议及FAT32文件系统协议程序(包括SD卡初始化、读写控制指令等底层驱动、FAT32文件系统读取SD卡系统引导扇区、更新文件分配表等操作)所产生的数据流在时序的配合下通过SPI接口，完成数据的实时、高速地存储。还包括PC端的MVB数据分析软件，用于导出、查看、分析SD卡中记录的原始数据文件，并可对数据进行后期的处理，软件在MicrosoftVisualStudio2010编译环境下，使用C#语言编写PC端软件。软件功能具体包括：根据用户自定义MVB设备诊断字表或帧的位定义，对记录的帧数据进行解析，获取MVB设备名称、逻辑地址、设备地址、故障类型、状态变化信息，使用户能够更加直观地分析列车运行时MVB设备状态的变化和可能出现的故障。本专利技术系统的软硬件功能划分：系统硬件负责处理数据量大、算法相对单一的MVB解码功能和数据缓存，而相对复杂、不易于硬件实现的文件系统协议和SD卡传输协议则由NIOS-II处理器以软件的方式完成。硬件部分通过硬件描述语言Verilog编写，FPGA片上的可编程逻辑资源综合实现；软件部分由C语言编写，在FPGA芯片上的NIOS-II软核内运行。数据解析功能由MVB解码模块完成，MVB电平转换接口实现物理电平的转换。数据解析过程全部由硬件实现，因此能够满足高速、实时地解析数据帧。记录功能则由NIOS-II处理器、缓存SRAM读写控制器、SPI接口配合完成。NIOS-II运行相对复杂、不易于硬件实现的FAT32(FileAllocationTable)文件系统协议和SD卡传输协议，缓存读写控制器负责简单、重复但是大量、高速的数据搬运工作，而不需要处理器内核额外的干预，NIOS-II产生数据流和解码得到的数据本文档来自技高网...

【技术保护点】
一种基于SOPC技术的MVB总线解码与随车记录系统，其特征在于，包括FPGA芯片、EPCS串行FLASH芯片、SDRAM芯片、SRAM芯片、SD卡和MVB电平转换电路，所述的FPGA芯片包括NIOS‑II软核处理器、锁相环倍频器、MVB解码器、SRAM读写控制器、SPI接口切换模块和SPI接口，所述的NIOS‑II软核处理器分别与EPCS串行FLASH芯片、SDRAM芯片、锁相环倍频器、MVB解码器、SRAM读写控制器和SPI接口连接，所述的MVB解码器分别与锁相环倍频器、MVB电平转换电路和SRAM读写控制器连接，所述的MVB电平转换电路与MVB总线连接，所述的SPI接口切换模块分别与SPI接口、SRAM读写控制器和SD卡连接，所述的SRAM读写控制器与SRAM芯片连接。

【技术特征摘要】
1.一种基于SOPC技术的MVB总线解码与随车记录系统，其特征在于，包括FPGA芯片、EPCS串行FLASH芯片、SDRAM芯片、SRAM芯片、SD卡和MVB电平转换电路，所述的FPGA芯片包括NIOS-II软核处理器、锁相环倍频器、MVB解码器、SRAM读写控制器、SPI接口切换模块和SPI接口，所述的NIOS-II软核处理器分别与EPCS串行FLASH芯片、SDRAM芯片、锁相环倍频器、MVB解码器、SRAM读写控制器和SPI接口连接，所述的MVB解码器分别与锁相环倍频器、MVB电平转换电路和SRAM读写控制器连接，所述的MVB电平转换电路与MVB总线连接，所述的SPI接口切换模块分别与SPI接口、SRAM读写控制器和SD卡连接，所述的SRAM读写控制器与SRAM芯片连接；MVB解码器完成MVB数据解码的全部工作，解码得到的串行数据经过串行转并行处理后，通过SRAM读写控制器写入SRAM芯片缓存；SRAM读写控制器，缓存的输入来自MVB解码后的数据，输出到并行转串行及格式转换模块，最后经过SPI接口切换模块写入SD卡；SPI接口切换模块，用于控制来自SRAM内缓存的解码数据流和来自NIOS-II数据流的SD卡读写切换；还包括PC端的MVB数据分析软件，用于导出、查看、分析SD卡中记录的原始数据文件，并可对数据进行后期的处理，具体包括：根据用户自定义MVB设备诊断字表或帧的位定义，对记录的帧数据进行解析，获取MVB设备名称、逻辑地址、设备地址、故障类型、状...

【专利技术属性】
技术研发人员：杨月仲，张峰，张士文，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：上海;31