阵列基板、显示面板及显示装置制造方法及图纸

本发明专利技术提供一种阵列基板、显示面板及显示装置，属于阵列基板测试技术领域，其可解决现有的ADS模式的阵列基板无法对显示区中的薄膜晶体管性能进行准确测试的问题。本发明专利技术的阵列基板包括多个像素单元，每个像素单元包括：像素电极、位于所述像素电极上的绝缘层、位于所述绝缘层上的公共电极，且至少有一个所述像素单元为测试像素单元，所述测试像素单元的绝缘层中设有位于像素电极上方且与公共电极隔开的开口。本发明专利技术的显示面板及显示装置包括上述阵列基板。

【技术实现步骤摘要】
阵列基板、显示面板及显示装置
本专利技术属于阵列基板测试
，具体涉及一种阵列基板、显示面板及显示装置。
技术介绍
ADS (Advanced super Dimens1n Switch,高级超维场转换)模式的液晶显示装置具有开口率高、视角宽等优点，故已经获得了广泛的应用。 如图1、图2所示，一种现有的ADS模式的阵列基板包括基底9，基底9上设有数据线81、栅极线82、薄膜晶体管(包括有源区7、源极71、漏极72、栅极、栅绝缘层73)等已知结构。其中，薄膜晶体管的漏极72连接像素电极1，像素电极I上方有绝缘层2 (PVX)，绝缘层2上方为具有狭缝39的公共电极3。可见，薄膜晶体管本身的性能对像素电极I的电压(也就是显示效果)有重要影响。为此，阵列基板出厂前需对其中薄膜晶体管进行性能测试。现有测试方法是用测试探针5 (Pin)接触像素电极1，并向数据线81和栅极线82通入测试信号，以用测试探针5测试在不同栅极电压下薄膜晶体管中的电流。 图2所示，在以上的阵列基板中，像素电极I上方有绝缘层2 (除了狭缝39处还有公共电极3)，故测试探针5无法与像素电极I接触，测试不能进行。为此，需要在显示区(即阵列基板中部用于进行显示的区域)外的边缘区中增设测试薄膜晶体管，测试薄膜晶体管与显示区中的薄膜晶体管同步制造，但不连接像素电极I等其他结构，而专门用于进行测试。 专利技术人发现现有技术中至少具有以下问题: 阵列基板的边缘区和显示区的结构不同(如边缘区中没有各电极)，且在阵列基板制备时，许多步骤中都会对显示区进行保护，而边缘区则没有相应的保护措施。总之，测试薄膜晶体管和显示区中的薄膜晶体管所经历的工艺环境不同，这种不同会对薄膜晶体管的性能产生影响。因此，测试薄膜晶体管的性能不一定与显示区中的薄膜晶体管相同，故不能根据其性能判断显示区中的薄膜晶体管的性能。例如，如图3所示的性能测试图中，测试薄膜晶体管的曲线与标准曲线不符，表示其性能不合格，但我们不能确定显示区中的薄膜晶体管的性能是否也和测试薄膜晶体管一样不合格，故该测试结果只能作为参考，而不准确。
技术实现思路
本专利技术所要解决的技术问题包括，针对现有的ADS模式的阵列基板无法对显示区中的薄膜晶体管性能进行准确测试的问题，提供一种可对薄膜晶体管性能进行准确测试的阵列基板、显示面板及显示装置。 解决本专利技术技术问题所采用的技术方案是一种阵列基板，其包括多个像素单元，每个像素单元包括:像素电极、位于所述像素电极上的绝缘层、位于所述绝缘层上的公共电极，且 至少有一个所述像素单元为测试像素单元，所述测试像素单元的绝缘层中设有位于像素电极上方且与公共电极隔开的开口。 优选的是，所述公共电极中设有公共开口，所述公共开口与所述绝缘层中的开口重合或超出所述绝缘层中的开口。 优选的是，所述阵列基板还包括:位于绝缘层上并与所述公共电极隔开的导电的探针接触结构，所述探针接触结构通过所述绝缘层中的开口与像素电极连接。 进一步优选的是，所述探针接触结构与所述公共电极同步形成。 进一步优选的是，所述像素单元包括用于进行显示的出光区以及位于所述出光区周边的遮光区；所述探针接触结构位于所述遮光区中。 优选的是，所述像素单元包括用于进行显示的出光区以及位于所述出光区周边的遮光区；所述绝缘层中的开口位于所述遮光区中。 优选的是，所述测试像素单元的数量为多个；多个所述测试像素单元在阵列基板上均匀分布。 进一步优选的是，所述测试像素单元的数量为2至20个。 解决本专利技术技术问题所采用的技术方案是一种显示面板，其包括: 上述的阵列基板。 解决本专利技术技术问题所采用的技术方案是一种显示装置，其包括: 上述的显示面板。 本专利技术的阵列基板中，绝缘层中设有位于像素电极上方的开口，且该开口与公共电极隔开，由此，该开口所在位置的像素电极上方即无绝缘层也无公共电极，故可用测试探针通过该开口将像素电极的信号引出，从而对薄膜晶体管进行测试，这样即可准确测试显示区中的薄膜晶体管的性能。 【附图说明】 图1为现有一种阵列基板的一个像素单元的透视俯视结构示意图； 图2为图1沿AA线的剖面结构示意图； 图3为薄膜晶体管的性能的测试结果； 图4为本专利技术的实施例的一种阵列基板中测试像素单元的分布位置示意图； 图5为本专利技术的实施例的一种阵列基板中的一个测试像素单元的透视俯视结构示意图； 图6为图5沿AA线的剖面结构示意图； 图7为本专利技术的实施例的另一种阵列基板中的一个测试像素单元的透视俯视结构示意图； 图8为图7沿AA线的剖面结构示意图； 其中，“透视俯视结构示意图(图1、图5、图7)”是指在俯视图中，仅画出各区域中位于最上层的结构的剖面线，但其中各结构又都被视作透明的，故可透过在上的结构看到在下的结构。 其中，附图标记为:1、像素电极；2、绝缘层；21、开口 ；3、公共电极；31、环形通槽；32、公共开口 ；39、狭缝；4、探针接触结构；5、测试探针；7、有源区；71、源极；72、漏极；73、栅绝缘层；81、栅极线；82、数据线；9、基底。 【具体实施方式】 为使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图和【具体实施方式】对本专利技术作进一步详细描述。 在本专利技术的“透视俯视结构示意图” 实施例1: 本实施例提供一种阵列基板，其包括多个像素单元，每个像素单元包括:像素电极、位于所述像素电极上的绝缘层、位于所述绝缘层上的公共电极，且 至少有一个所述像素单元为测试像素单元，所述测试像素单元的绝缘层中设有位于像素电极上方且与公共电极隔开的开口。 本实施例的阵列基板中，绝缘层中设有位于像素电极上方的开口，且该开口与公共电极隔开，由此，该开口所在位置的像素电极上方即无绝缘层也无公共电极，故可用测试探针通过该开口将像素电极的信号引出，从而对薄膜晶体管进行测试，这样即可准确测试显示区中的薄膜晶体管的性能。 实施例2: 如图4至图6所示，本实施例提供一种阵列基板，该阵列基板为ADS模式的阵列基板。 其中，阵列基板包括基底9，基底9上设有相互交叉布置的数据线81和栅极线82 (当然二者相互绝缘)，二者的每个交叉处定义出一个像素单元，每个像素单元对应显示面板中的一个“子像素”，即一个用于独立进行显示的“点”。 每个像素单元中包括一个薄膜晶体管，薄膜晶体管的包括有源区7、源极71、漏极72、栅极、栅绝缘层73，其中栅绝缘层73位于有源区7与栅极之间，栅极与栅极线82电连接(或者栅极也可直接为栅极线82)，源极71连接数据线81，漏极72则连接像素电极I。像素电极I上方设有绝缘层2，绝缘层2上设有的公共电极3，公共电极3中具有多条与像素电极I相对应的狭缝39，从而在该狭缝39的区域上方可形成用于驱动液晶的电场。 阵列基板中，至少有一个像素单元为“测试像素单元”，测试像素单元的像素电极I可与测试探针5接触，从而可对其中薄膜晶体管的性能进行测试。 图4为阵列基板中像素单元的分布图，其中，每个小方格表示一个像素单元，而黑色的小方格表示测试像素单元。优选的，如图4所示，在整个阵列基板中，测试像素单元为多个，且这些测试像素单元在阵列基板中均匀分布本文档来自技高网...

【技术保护点】
一种阵列基板，包括多个像素单元，每个像素单元包括：像素电极、位于所述像素电极上的绝缘层、位于所述绝缘层上的公共电极，其特征在于，至少有一个所述像素单元为测试像素单元，所述测试像素单元的绝缘层中设有位于像素电极上方且与公共电极隔开的开口。

【技术特征摘要】
1.一种阵列基板，包括多个像素单元，每个像素单元包括:像素电极、位于所述像素电极上的绝缘层、位于所述绝缘层上的公共电极,其特征在于， 至少有一个所述像素单元为测试像素单元，所述测试像素单元的绝缘层中设有位于像素电极上方且与公共电极隔开的开口。2.根据权利要求1所述的阵列基板，其特征在于， 所述公共电极中设有公共开口，所述公共开口与所述绝缘层中的开口重合或超出所述绝缘层中的开口。3.根据权利要求1所述的阵列基板，其特征在于，还包括: 位于绝缘层上并与所述公共电极隔开的导电的探针接触结构，所述探针接触结构通过所述绝缘层中的开口与像素电极连接。4.根据权利要求3所述的阵列基板，其特征在于， 所述探针接触结构与所述公共电极同步形成。5.根据权利要求3所述的...

【专利技术属性】
技术研发人员：崔子巍，于洪俊，朱红，吴昊，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11