一种从核状态的监控方法及装置制造方法及图纸

本发明专利技术公开了一种从核状态的监控方法及装置，涉及CPU应用技术领域，提供了一种新的监控方法，在保证CPU性能不降低的情况下实现了从核的状态监控。本发明专利技术提供的实施例应用于逻辑器件，该逻辑器件与待测CPU连接，且在这一逻辑器件中至少包括定时器模块，待测CPU的主核配置N个通道，这些通道与待测从核对应。首先，设定定时周期，并在该定时周期到期时，连续发射N个脉冲，根据N个脉冲划分的时间按照时分复用原则，监控待测从核。本发明专利技术提供的技术方案主要应用于CPU从核的监控流程中。

【技术实现步骤摘要】
一种从核状态的监控方法及装置
本专利技术涉及CPU(CentralProcessingUnit，中央处理器)应用
，尤其涉及一种从核状态的监控方法及装置。
技术介绍
随着现有的嵌入式设备(比如中、高端路由器)的改进，这些设备的CPU核已经从单核发展到多核甚至是众核，为了嵌入式设备正常高效地运行，在应用过程中需要监控这些CPU核的运行状态。当CPU为多核或众核CPU时，将这些CPU核分为一个主核和若干个从核两类，且通过CPU主核软件来监控CPU的从核状态。在通过主核软件监控从核状态时，主核通过软件记时的方法，记录每个执行独自任务的从核上次与主核的通信时间，如果主核软件监测到某个从核长时间没有与主核通信，则表明该从核出现异常，主核就对其进行异常处理。按照上述方法实现从核状态监控的过程中，专利技术人发现：由于主核管理的从核数量众多，从而主核必须占用大量CPU时间，并且需要占用大量内存来存储从核状态信息，导致主核负担加重，极大的降低了CPU性能。
技术实现思路
本专利技术的实施例提供一种从核状态的监控方法及装置，提供了一种新的监控方法，在保证CPU性能不降低的情况下实现了从核的状态监控。为达到上述目的，本专利技术的实施例采用如下技术方案：一种从核状态的监控方法，所述方法应用于逻辑器件，所述逻辑器件至少包括定时器模块，所述逻辑器件与待测中央处理器CPU连接，所述待测CPU的主核配置N个通道，所述通道与待测从核对应，且N值大于或等于所述待测从核的个数，所述方法包括：所述定时器模块设定定时周期，并在所述定时周期到期时，连续发射N个脉冲，所述N个脉冲与所述N个通道一一对应；根据所述N个脉冲划分的时间按照时分复用原则，监控所述待测从核。一种从核状态的监控装置，所述装置包括逻辑器件，所述逻辑器件与待测中央处理器CPU连接，所述待测CPU的主核配置N个通道，所述通道与待测从核对应，且N值大于或等于所述待测从核的个数，所述装置包括：定时器模块，用于设定定时周期，并在所述定时周期到期时，连续发射N个脉冲，所述N个脉冲与所述N个通道一一对应；监控模块，用于根据所述定时器模块发射的N个脉冲所划分的时间，按照时分复用原则，监控所述待测从核本专利技术实施例提供了一种从核状态的监控方法及装置，这一方法应用于逻辑器件，该逻辑器件与待测CPU连接，且在这一逻辑器件中至少包括定时器模块，待测CPU的主核配置N个通道，这些通道与待测从核对应。首先，设定定时周期，并在该定时周期到期时，连续发射N个脉冲，根据N个脉冲划分的时间按照时分复用原则，监控待测从核。与现有技术中，只能通过CPU主核来记录、存储从核的信息从而实现从核监控来说，本专利技术实施例中，通过逻辑器件完成从核监控，从而降低了监控从核时所占用的CPU时间以及CPU内存，显著提高了CPU性能。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术一实施例提供的一种监控从核状态的方法流程图；图2为本专利技术另一实施例提供的一种监控从核状态的方法流程图；图3为本专利技术另一实施例提供的另一种监控从核状态的方法流程图；图4为本专利技术一实施例提供的一种从核状态监控装置的组成示意程图；图5为本专利技术一实施例提供的另一种从核状态监控装置的组成示意程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术一实施例提供了一种从核状态的监控方法，这一方法应用于逻辑器件，该逻辑器件至少包括定时器模块，且逻辑器件与待测CPU连接。该待测CPU的主核配置N个通道，这些通道与待测从核对应，其中N为自然数且N值大于或等于待测从核的个数。如图1所示，该方法包括：101、定时器模块设定定时周期。值得说明的是，这里设定的定时周期用于判断下述的通道溢出。102、在定时周期到期时，连续发射N个脉冲。其中，N个脉冲与N个通道一一对应，N个脉冲用于将N个通道的监控流程从时间上分开，使得在同一时间段内对一个通道进行状态监控。103、根据N个脉冲划分的时间按照时分复用原则，监控待测从核。结合上述102的描述，由于脉冲可以用来定时，从而根据N个脉冲可以划分出N个时间段，进而按照时分复用原则，在同一时间段内对一个通道进行状态监控。值得说明的是，在本专利技术实施例中逻辑器件包括但不限定为带有BlockRAM(BlockRandomAccessMemory，随机存取存储器块)的CPLD(ComplexProgrammableLogicDevice，复杂可编程逻辑器件)或FPGA(Field-ProgramableGateArray，现场可编程门阵列)，其中的BlockRAM用于存储下述的从核信息以及各事件中涉及的数值等。本专利技术实施例提供的从核状态的监控方法，这一方法应用于逻辑器件，该逻辑器件与待测CPU连接，且在这一逻辑器件中至少包括定时器模块，待测CPU的主核配置N个通道，这些通道与待测从核对应。首先，设定定时周期，并在该定时周期到期时，连续发射N个脉冲，根据N个脉冲划分的时间按照时分复用原则，监控待测从核。与现有技术中，只能通过CPU主核来记录、存储从核的信息从而实现从核监控来说，本专利技术实施例中，通过逻辑器件完成从核监控，从而降低了监控从核时所占用的CPU时间以及CPU内存，显著提高了CPU性能。本专利技术另一实施例提供了一种从核状态的监控方法，该在这一方法中就如何对待测从核进行监控作了详细描述,如图2所示，该方法包括：201、接口归一化模块从CPU接口获取接口事件，并发送给计数器控制模块。其中，接口事件包括计数器刷新事件和通道配置事件，接口归一化模块通过事件类型和通道号来记录接口事件。在本专利技术实施例中，计数器刷新事件至少包括一个从核状态信息，该从核状态信息指的是，该从核与主核进行通信交互，执行主核命令后该从核所处的当前状态，该当前状态包括该从核执行主核命令的处理过程；通道配置事件包括通道使能配值和溢出配值。202、计数器控制模块接收接口归一化模块发送的接口事件和定时器模块发送的定时器到期事件并进行处理。结合上述如图1所示实施例的描述，每个通道对应一个定时器，且每个通道有各自对应的通道号，则根据接口事件中的通道号，能够获取到对应的定时器到期事件。值得说明的是，结合上述的201、202的描述，在获取到上述定时器到期事件、计数器刷新事件、通道配置事件后，由于同一时间内只能就单个事件进行信息处理，也就是执行下述203，则需要将获取到的事件存储到事件缓冲FIFO(Firstinfirstout，先进先出缓存器)中。203、计数器控制模块根据接口事件中所包含的通道号，获取与通道号对应的通道的计数器值。值得说明的是，该计数器控制模块，根据通道号获取与通道号对应的通道的计数器值，该计数器值表示定时周期出现的次数，通过通道配置事件获取通道使能本文档来自技高网...

【技术保护点】
一种从核状态的监控方法，其特征在于，所述方法应用于逻辑器件，所述逻辑器件至少包括定时器模块，所述逻辑器件与待测中央处理器CPU连接，所述待测CPU的主核配置N个通道，所述通道与待测从核对应，且N值大于或等于所述待测从核的个数，所述方法包括：所述定时器模块设定定时周期，并在所述定时周期到期时，连续发射N个脉冲，所述N个脉冲与所述N个通道一一对应；根据所述N个脉冲划分的时间按照时分复用原则，监控所述待测从核。

【技术特征摘要】
1.一种从核状态的监控方法，其特征在于，所述方法应用于逻辑器件，所述逻辑器件至少包括定时器模块，所述逻辑器件与待测中央处理器CPU连接，所述待测CPU的主核配置N个通道，所述通道与待测从核对应，且N值大于或等于所述待测从核的个数，所述方法包括：所述定时器模块设定定时周期，并在所述定时周期到期时，连续发射N个脉冲，所述N个脉冲与所述N个通道一一对应；根据所述N个脉冲划分的时间按照时分复用原则，监控所述待测从核。2.根据权利要求1所述的方法，其特征在于，所述逻辑器件还包括接口归一化模块、计数器控制模块，所述方法还包括：所述接口归一化模块从CPU接口获取接口事件，并发送给所述计数器控制模块，所述接口事件包括计数器刷新事件和通道配置事件；所述计数器控制模块接收所述接口归一化模块发送的所述接口事件和所述定时器模块发送的定时器到期事件并进行处理。3.根据权利要求2所述的方法，其特征在于，所述计数器控制模块根据所述接口事件中所包含的通道号，获取与所述通道号对应的通道的计数器值，所述计数器值表示所述定时周期出现的次数；通过所述通道配置事件获取通道使能配值和溢出配值；通过所述计数器刷新事件获取从核状态信息、刷新次数，所述刷新次数表示所述从核与主核的通信交互次数。4.根据权利要求3所述的方法，其特征在于，所述计数器控制模块接收所述定时器模块发送的定时器到期事件并进行处理，包括：当所述通道使能配值表示通道使能，且所述计数器值根据计数规则递增后的值小于所述溢出配值时，将所述计数器值更新为所述计数器值根据计数规则递增后的值；或者，当所述通道使能配值表示通道使能，且所述计数器值根据计数规则递增后的值大于所述溢出配值时，重置所述计数器值和所述刷新次数，并将待缓存信息发送给中断缓冲先进先出缓存器FIFO，所述待缓存信息包括通道号和所述从核状态信息。5.根据权利要求3所述的方法，其特征在于，所述接口事件为所述计数器刷新事件时，所述进行处理包括：当所述通道使能配值表示通道使能时，将所述刷新次数更新为所述刷新次数根据刷新规则递增后的值，并重置所述计数器值。6.根据权利要求3所述的方法，其特征在于，所述接口事件为所述通道配置事件时，所述进行处理包括：根据待测CPU主...

【专利技术属性】
技术研发人员：李建国，
申请(专利权)人：迈普通信技术股份有限公司，
类型：发明
国别省市：四川;51