列A/D转换器、列A/D转换方法、固态成像设备、和照相机系统技术方案

本发明专利技术涉及这样一种列A/D转换器、列A/D转换方法、成像设备、以及照相机系统：能够通过分散计数操作期间所消耗的电流降低IR降的量，减轻计数器特性劣化，易于降低电源电压波动量，并且实现了按低电源电压的操作。所述列A/D转换器包括多个列处理单元，其包括A/D转换功能；多个计数器，其配置为响应于参照时钟来生成数字码，并且相应于每一列处理单元或者一组列处理单元被布置；以及计数开始偏移单元，其配置为在将参照时钟供应到计数器之前在每一计数器中触发伪计数操作，并且针对所述多个计数器中至少两个或者更多的计数器来偏移计数开始码。

【技术实现步骤摘要】
【国外来华专利技术】列A/D转换器、列A/D转换方法、固态成像设备、和照相机系统
本专利技术涉及一种适合于诸如CMOS图像传感器的固态(solid)成像设备的列A/D转换器、列A/D转换方法、固态成像设备、以及照相机系统。
技术介绍
人们已经推出了这样一种CMOS图像传感器：其包括具有按二维阵列排列的多个像素的像素部分，其中，按每像素列而顺序地读取从所述像素部分中每个像素所读取的图像信号，且对被转换为图像信号并且作为图像信号输出的每一列信号进行CDS或者其它处理。CMOS图像传感器具有包括针对每个像素的浮动扩散(floatingdiffusion)(FD)的浮动扩散放大器(amp)。所述输出通常是其中选择了像素阵列中的某一个行，然后沿列方向同时读取的并行列输出类型。其原因在于，难以从在像素中排列的FD放大器获得足够的驱动力，因此人们希望降低数据率，并且最好使用并行处理。已经提出了针对并行列输出类型的CMOS图像传感器的多种不同类型的图像信号读取(输出)电路。其中，最先进的形式之一为这样一种类型：每列配有检索数字图像信号的模拟数字转换器(以下，将其称为ADC)。例如，在非专利文献1和专利文献1中公开了配备了这样的并行列类型的ADC的CMOS图像传感器。图1为说明配备了并行列ADC的固态成像设备(CMOS图像传感器)的示例配置的方框图。如图1中所示的，固态成像设备1包括像素部分2、垂直扫描单元3、水平传送扫描单元4、以及由一组ADC构成的列处理电路组5。固态成像设备1还包括数字模拟转换器(以下，将其称为DAC)6和放大器电路(S/A)7。像素部分2配有一个单位像素21，其包括按矩阵形式排列的光电二极管(光电转换元件)和内部像素放大器。在列处理电路组5中，按多个列排列形成每一列的ADC的列处理电路51。每一个列处理电路(ADC)51包括把参照信号RAMP(斜坡)(Vslop)与模拟信号进行比较的比较器51-1，所述参照信号RAMP(Vslop)是DAC6所生成的斜坡波形，在DAC6中，参照信号逐步变化，所述模拟信号是按经由垂直信号线从每条行线的像素获得的。每一个列处理电路51还包括一个计数比较器51-1的比较时间并且存储所述计数结果的计数器锁存器51-2。列处理电路51包括转换n比特数字信号的功能，并且按每条垂直信号线(列线)8-1～8-n布置，其配置了并行列ADC块。例如，把来自每一存储器51-2的输出连接于具有k个比特的宽度的水平传送扫描线9。对于水平传送扫描线9，排列k个放大器电路7。图2是说明了图1中的电路的时序图的图。例如，在每一列处理电路(ADC)51中按每列排列的比较器51-1将从垂直信号线8读取的模拟信号(电位Vsl)与逐步变化的参照信号RAMP(Vslop)进行比较。此时，模拟信号(电位Vs1)和参照信号RAMP(Vslop)的电平相交，在比较器51-1的输出反转之前，计数器锁存器51-2使用参照时钟CK计数所述相交。因此，把垂直信号线8的电位(模拟信号)Vsl转换为数字信号(AD转换)。在这一情况下，把计数器配置为满(full)比特脉动(ripple)计数器。每次读取时执行所述AD转换两次。对于第一次转换，由垂直信号线8(从-1到-n)读取单位像素21的复位电平(P相位)，并且执行AD转换。像素之间的变化被包括在这一复位电平P相位中。对于第二转换，垂直信号线8(从-1到-n)读取由每一单位像素21光电转换的信号(D相位)，并且执行AD转换。也把像素之间的变化包括在这一D相位中，于是，通过执行从D相位电平减去P相位电平(D相位电平-P相位电平)的操作，可以实现相关双采样(CDS)。由计数器锁存器51-2记录所转换的数字信号，由水平(列)传送扫描电路4经由水平传送扫描线9将其顺序地读至放大器电路7，并且最终输出。按照这样的方式执行并行列输出处理。引用列表专利文献专利文献1：JP2005-278135A专利文献2：JP2011-234326A非专利文献非专利文献1：W.Yang等人的“AnIntergrated800×600CMOSImageSystem”,ISSCCDigestofTechnicalPapers，第304至305页，1999年2月)
技术实现思路
技术问题如以上所描述的以及关于使用读取并行列的电压斜率(slope)方法的典型的固态成像设备，把用于确定AD分辨率的参照时钟CK输入到所有列中排列的脉动计数器，并且针对每一个列执行计数操作。在这一情况下，把计数器配置为满比特二进制码计数器。为此，随着时钟频率增加以及水平列的数目增加，每一个列中的计数器所消耗的电能量增加，从而引发了这样一些问题：例如，由于IR降，损害了对产品的使用，同时降低了操作的余量(margin)。另外，参照时钟布线上的负荷相当大，从而导致时钟占空比(clockduty)随参照时钟频率的增加而持续劣化，从而对AD分辨率产生限制。响应于这种情况，提出了一种列A/D转换器，其可以通过使用合成计数器显著降低所消耗的电能，其中，所述合成计数器使用低比特格雷码和高比特二进制码两者(参见专利文献2)。然而，如以上所描述的，具有按阵列排列的计数器的列A/D转换器具有关于使用低比特格雷码和高比特二进制码两者的合成计数器和使用满比特二进制码的计数器的以下缺点。如图3和图4中所示的，因功率波动△I，出现了与列A/D转换器相关的相当大的内部电源电压波动△V，其中，功率波动△I源于按阵列排列的计数器的同时操作所导致的IR降和包装的L分量(＝-L×△di/△t)而出现。如图3中所示的，由于数千列的同时和并行操作，列A/D转换器中的电流瞬时增加。减少这个的方法包括隔离诸如为改善电源状况以及提高布线能力而添加焊点所产生的影响的措施，但这导致了诸如芯片尺寸的增加等缺点。本专利技术提供了这样一种列A/D转换器、列A/D转换方法、成像设备、以及照相机系统：能够通过分散在计数操作期间所消耗的电流来降低IR降的量，减轻计数器特性劣化，易于降低电源电压的波动量，并且实现了以低电源电压的操作。问题的解决根据本专利技术第一方面的列A/D转换器包括多个列处理单元，其包括把模拟信号转换为数字信号的模拟-数字(A/D)转换功能；多个计数器，其配置为响应参照时钟生成数字码，并且相应于每一列处理单元或者一组列处理单元加以排列；以及一个计数开始偏移单元，其配置为在每一计数器中触发一个伪计数操作，并且在把参照时钟供应于计数器之前针对所述多个计数器中至少两个或者两个以上的计数器偏移计数开始码。根据本专利技术第二方面的列A/D转换方法，当针对分别包括把模拟信号转换为数字信号的模拟-数字(A/D)转换功能，并且包括一个计数器的多个列处理单元执行AD转换时，包括：在计数器中触发一个伪计数操作，并且在把参照时钟供应于计数器之前针对所述多个计数器中至少两个或者两个以上的计数器偏移计数开始码，以及响应计数器中的参照时钟生成数字码，并且使用所述数字码执行AD转换。根据本专利技术第三方面的固态成像设备包括一个其中按矩阵排列了执行光电转换的多个像素的像素部分，以及一个其配置为以多个像素为单位从像素部分读取像素信号的像素信号读取单元。像素信号读取单元包括一个把所读取的模拟信号转换为数字信号的列A/D转换器。列A/D转换器包本文档来自技高网...

【技术保护点】
一种列A/D转换器，包含：多个列处理单元，其包括将模拟信号转换为数字信号的模拟‑数字(A/D)转换功能；多个计数器，其配置为响应于参照时钟来生成数字码，并且相应于每一列或者一组列而被布置；以及计数开始偏移单元，其配置为在将参照时钟供应到计数器之前在每一计数器中触发伪计数操作，并且针对所述多个计数器中的至少两个或者更多的计数器来偏移计数开始码。

【技术特征摘要】
【国外来华专利技术】2012.02.29 JP 2012-0442331.一种列A/D转换器，包含：多个列处理单元，其包括将模拟信号转换为数字信号的模拟-数字(A/D)转换功能；多个计数器，其配置为响应于参照时钟来生成数字码，并且相应于每一列或者一组列而被布置；以及计数开始偏移单元，其配置为在将参照时钟供应到计数器之前在每一计数器中触发伪计数操作，并且针对所述多个计数器中的至少两个或者更多的计数器来偏移计数开始码。2.根据权利要求1所述的列A/D转换器，其中，在将参照时钟供应到计数器之前，计数开始偏移单元将具有不同脉冲值的码偏移脉冲输入到每一个计数器中。3.根据权利要求1所述的列A/D转换器，其中，所述计数开始偏移单元包括逻辑电路，所述逻辑电路被配置为选择参照时钟和码偏移脉冲，并且将所选择的参照时钟和码偏移脉冲输入到计数器中。4.根据权利要求3所述的列A/D转换器，其中，通过不同的码偏移路径中的每一条码偏移路径将具有不同脉冲值的码偏移脉冲供应到相应的逻辑电路。5.根据权利要求3所述的列A/D转换器，其中，所述计数开始偏移单元包括脉冲值调整单元，所述脉冲值调整单元被配置为调整传播到码偏移路径的码偏移脉冲的脉冲值，并且将调整的脉冲值供应到相应的逻辑电路。6.根据权利要求1所述的列A/D转换器，其中，所述多个计数器中的每一个计数器通过基于参照时钟的计数处理来生成数字码，以及其中，所述多个列处理单元中的每一个列处理单元包括：比较器，其配置为将具有其中电压值随时间变化的斜坡波形的参照电压与输入电压进行比较，以及锁存计数器单元，其配置为当反转了来自比较器的输出信号时，响应于用作触发的来自比较器的反转的输出信号，锁存所述多个计数器中的一个计数器所生成的数字码。7.一种列A/D转换方法，包含：当针对每个包括将模拟信号转换为数字信号的模拟-数字(A/D)转换功能并且包括计数器的多个列处理单元执行AD转换时，在将参照时钟供应到计数器之前在计数器中触发伪计数操作，并且针对包括在所述多个列处理单元中的计数器中的至少两个或者更多的计数器来偏移计数开始码；以及响应于计数器中的参照时钟来生成数字码，并且使用所述数字码执行AD转换。8.根据权利要求7所述的列A/D转换方法，其中，将具有不同脉冲值的码偏移脉冲供应到相应的计数器。9.根据权利要求8所述的列A/D转换方法，其中，通过不同码偏移路径中的每一条码偏移路径将具有不同脉冲值的码偏移脉冲供应到相应的计数器。10.根据权利要求8所述的列A/D转换方法，其中，传播到码偏移路径的码偏移脉冲的脉冲值被调整并且被供应到相应的计数器。11.一种固态成像设备，包含：其中按矩阵布置了执行光电转换的多个像素的像素部分；以及配置为以多个像素为单位从像素部分读取像素信号的像素信号读取单元，其中，所述像素信号读取单元包括将所读取的模拟信号转换为数字信号的列A/D转换器，以及其中，所述列A/D转换器包括多个列处理单元，其包括将模拟信号转换为数字信号的模拟-数字(A/D)转换功能，多个计数器，其配置为响应于参照时钟来生成数字码，并且相应于每一列或者一组列被布置，以及计数开始偏移单元，其配置为在将参照时钟供应到计数器之前在计数器中触发伪计数操作，并且针对所述多个计数器中的至少两个或者更多的计数器来偏移计数开始码。12.一种固态成像设备，包含：其中按矩阵布置了执行光电转换的多个像素的像素部分；配置为以多个像素为单位从像素部分读取像素信号的像素信号读取单元；第一芯片；以及第二芯片，其中，所述像素信号读取单元包括将所读取的模拟信号转换为数字信号的列A/D转换器，其中，所述列A/D转换器包括多个列处理单元，其包括将模拟信号转换为数字信号的模拟-...

【专利技术属性】
技术研发人员：西田祐辅，久松康秋，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP