一种恒流JFET器件及其制造方法技术

本发明专利技术涉及半导体技术，具体的说是涉及一种恒流JFET器件及其制造方法。本发明专利技术的恒流JFET器件，其特征在于所述P+表面栅极区5和P+背面栅极区2的结深为不均匀的，从靠近N+漏极区6的一端到靠近N+源极区7的一端P+表面栅极区5的结深逐渐增加，从靠近N+漏极区6的一端到靠近N+源极区7的一端P+背面栅极区2的结深也逐渐增加。本发明专利技术的有益效果为，恒流特性较好，能够满足更小恒流精度的需求。本发明专利技术尤其适用于恒流JFET器件及其制造。

【技术实现步骤摘要】
一种恒流JFET器件及其制造方法
本专利技术涉及半导体技术，具体的说是涉及一种恒流JFET器件及其制造方法。
技术介绍
随着LED灯的广泛使用，LED恒流驱动也迅速占领市场，恒流JFET器件是专为小功率LED设计的恒流驱动器，它能在4V～150V的宽电压范围内实现恒定电流输出，而且可以实现±15％的恒流精度，可与LED灯珠搭配，广泛应用于室内照明。图1是恒流驱动LED的一种方案，由于输出电压较高，该方案特别适合电流值为5mA～500mA的LED应用，尤其适合高压LED。该方案总共包括6个元器件，简单实用，且低成本。图1中，交流市电通过D1—D4和C1构成的全波整流电路后直接驱动恒流器件和LED灯串。图2是恒流驱动LED的另外一种方案，新加入的电阻Radj可根据不同的LED适当调节电流。其驱动电路结构简单，成本极低，而提供恒流的核心就是一个常开通的n沟道JFET器件，但是目前的JFET器件恒流精度较差，不能很好的满足恒流源电路的应用。
技术实现思路
本专利技术所要解决的，就是针对上述JFET器件存在的精度问题，提出一种恒流JFET器件及其制造方法。本专利技术解决上述技术问题所采用的技术方案是：一种JFET器件，其元胞结构包括P型衬底1和设置在P型衬底1上层的N-沟道外延层3；所述N-沟道外延层3的两端设置有P+隔离区4，所述N-沟道外延层3低端设置有P+埋层背面栅极区2，所述P+埋层背面栅极区2与P型衬底1上表面连接；所述N-沟道外延层3中设置有相互独立的P+表面栅极区5、N+漏极区6和N+源极区7，其中P+表面栅极区5位于N+漏极区6和N+源极区7之间；所述N-沟道外延层3的上端面设置有介质层8，所述P+表面栅极区5的上端面设置有栅极金属10，所述N+漏极区6的上端面设置有漏极金属9，所述N+源极区7的上端面设置有源极金属11；其特征在于，所述P+表面栅极区5和P+背面栅极区2的结深为不均匀的，从靠近N+漏极区6的一端到靠近N+源极区7的一端P+表面栅极区5的结深逐渐增加，从靠近N+漏极区6的一端到靠近N+源极区7的一端P+背面栅极区2的结深逐渐增加。本专利技术总的技术方案，提出不均匀结深的双栅极区JFET(DV-JFET)结构，利用P+表面栅极区5和P+背面栅极区2的结深的变化来减弱沟道长度调制效应，从而实现在宽电压输入范围内，输出电流的变化率小的目的。具体的，P+表面栅极区5的结深从靠近N+漏极区6的一端到靠近N+源极区7的一端呈现为3次递增，所述P+背面栅极区2的结深从靠近N+漏极区6的一端到靠近N+源极区7的一端呈现为3次递增。一种恒流JFET器件的制造方法，其特征在于，包括以下步骤：第一步：选择单晶片，制备P型衬底1；第二步：采用光刻和离子注入工艺，将P型杂质注入P型衬底1上表面形成结深不均匀的P+埋层背面栅极区2，具体为采用多次光刻、多次不同注入能量的方式或者多次光刻、多次相同注入能量和多次推结的方式；第三步：在P型衬底1上表面生长N-沟道外延层3；第四步：采用光刻和离子注入工艺，在N型外延层3的两端生成P型隔离区4；第五步：在N-沟道外延层3上表面生长场氧化层，所述场氧化层的厚度为第六步：采用光刻工艺，在N型外延层3上表面进行有源区刻蚀，为后续有源区内的源漏栅区注入刻蚀出有源区；第七步：采用光刻和离子注入工艺，在N型外延层3上表面形成P+表面栅极区5，所述P+表面栅极区5的结深为不均匀的，具体为采用多次光刻、多次不同注入能量的方式或者采用多次光刻、多次相同能量注入和多次推结的方式；第八步：采用光刻和离子注入工艺，在N型外延层3上表面形成N+漏极区6和N+源极区7注入，其中P+表面栅极区5位于N+漏极区6和N+源极区7之间；第九步：采用光刻工艺刻蚀出接触孔；第十步：在P+表面栅极区5的上端面淀积栅极金属10，在N+漏极区6的上端面淀积漏极金属9，在N+源极区7的上端面淀积源极金属11。具体的，所述第二步中P+埋层背面栅极区2的注入方式为采用3次光刻和3次不同的注入能量的方式，具体为：一次光刻后进行P+埋层背面栅极区2的第一次注入；具体为采用带胶注入，离子注入条件为：剂量1e15～8e18cm-2、能量20～40KeV；二次光刻后进行P+埋层背面栅极区2的第二次注入；具体为采用带胶注入，离子注入条件为：剂量1e15～8e18cm-2、能量20～60KeV；三次光刻后进行P+埋层背面栅极区2的第三次注入；具体为采用带胶注入，离子注入条件为：剂量1e15～8e18cm-2、能量20～80KeV；。具体的，所述第二步中P+埋层背面栅极区2注入方式为采用3次光刻、3次相同能量注入和3次推结的方式，具体为：一次光刻后进行P+埋层背面栅极区2第一次注入推阱；具体为采用带胶注入，离子注入条件为：剂量1e15～8e18cm-2、能量20～80KeV，推阱再分布条件为：无氧条件，温度950～1000℃、时间25min～30min；二次光刻后进行P+埋层背面栅极区2的第二次注入推阱；具体为采用带胶注入，离子注入条件为：剂量1e15～8e18cm-2、能量20～80KeV，推阱再分布条件为：无氧条件，温度950～1000℃、时间25min～50min；三次光刻后进行P+埋层背面栅极区2第三次注入推阱；具体为采用带胶注入，离子注入条件为：剂量1e15～8e18cm-2、能量20～80KeV，推阱再分布条件为：无氧条件，温度950～1000℃、时间25min～100min。具体的，所述第七步中P+表面栅极区5的注入方式为采用3次光刻和3次不同的注入能量的方式，具体为：一次光刻后进行P+表面栅极区5的第一次注入；具体为采用带胶注入，离子注入条件为：1e15～8e18cm-2、能量20～40KeV；二次光刻后进行P+表面栅极区5的第二次注入；具体为采用带胶注入，离子注入条件为：剂量1e15～8e18cm-2、能量20～60KeV；三次光刻后进行P+表面栅极区5的第三次注入；具体为采用带胶注入，离子注入条件为：剂量1e15～8e18cm-2、能量20～80KeV。具体的，所述第七步中P+表面栅极区5注入方式为采用3次光刻、3次相同能量注入和3次推结，具体为：一次光刻后进行P+表面栅极区5第一次注入推阱；具体为采用带胶注入，离子注入条件为：剂量1e15～8e18cm-2、能量20～80KeV，推阱再分布条件为：无氧条件，温度950～1000℃、时间25min～30min；二次光刻后进行P+表面栅极区5的第二次注入推阱；具体为采用带胶注入，离子注入条件为：离子注入条件为：剂量1e15～8e18cm-2、能量20～80KeV，推阱再分布条件为：无氧条件，温度950～1000℃、时间25min～50min；三次光刻后进行P+表面栅极区5第三次注入推阱；具体为采用带胶注入，离子注入条件为：剂量1e15～8e18cm-2、能量20～80KeV，推阱再分布条件为：无氧条件，温度950～1000℃、时间25min～100min。。本专利技术的有益效果为，在制作工艺并不复杂的基础上，器件恒流特性较好，在宽电压输入范围内，输出电流的变化率很小，恒流性能相比于传统JFET结构有大幅度的提升，能够满足更小恒流精度的需求，特别适合小功率LED灯恒流驱动。附图本文档来自技高网...

【技术保护点】
一种恒流JFET器件，其元胞结构包括P型衬底(1)和设置在P型衬底(1)上层的N‑沟道外延层(3)；所述N‑沟道外延层(3)的两端设置有P+隔离区(4)，所述N‑沟道外延层(3)低端设置有P+埋层背面栅极区(2)，所述P+埋层背面栅极区(2)与P型衬底(1)上表面连接；所述N‑沟道外延层(3)中设置有相互独立的P+表面栅极区(5)、N+漏极区(6)和N+源极区(7)，其中P+表面栅极区(5)位于N+漏极区(6)和N+源极区(7)之间；所述N‑沟道外延层(3)的上端面设置有介质层(8)，所述P+表面栅极区(5)的上端面设置有栅极金属(10)，所述N+漏极区(6)的上端面设置有漏极金属(9)，所述N+源极区(7)的上端面设置有源极金属(11)；其特征在于，所述P+表面栅极区(5)和P+背面栅极区(2)的结深为不均匀的，从靠近N+漏极区(6)的一端到靠近N+源极区(7)的一端P+表面栅极区(5)的结深逐渐增加，从靠近N+漏极区(6)的一端到靠近N+源极区(7)的一端P+背面栅极区(2)的结深逐渐增加。

【技术特征摘要】
1.一种恒流JFET器件的制造方法，其特征在于，包括以下步骤：第一步：选择单晶片，制备P型衬底(1)；第二步：采用光刻和离子注入工艺，将P型杂质注入P型衬底(1)上表面形成结深不均匀的P+埋层背面栅极区(2)，具体为采用多次光刻、多次不同注入能量的方式或者多次光刻、多次相同注入能量和多次推结的方式；第三步：在P型衬底(1)上表面生长N-沟道外延层(3)；第四步：采用光刻和离子注入工艺，在N型外延层(3)的两端生成P型隔离区(4)；第五步：在N-沟道外延层(3)上表面生长场氧化层，所述场氧化层的厚度为第六步：采用光刻工艺，在N型外延层(3)上表面进行有源区刻蚀，为后续有源区内的源漏栅区注入刻蚀出有源区；第七步：采用光刻和离子注入工艺，在N型外延层(3)上表面形成P+表面栅极区(5)，所述P+表面栅极区(5)的结深为不均匀的，具体为采用多次光刻、多次不同注入能量的方式或者采用多次光刻、多次相同能量注入和多次推结的方式；第八步：采用光刻和离子注入工艺，在N型外延层(3)上表面形成N+漏极区(6)和N+源极区(7)注入，其中P+表面栅极区(5)位于N+漏极区(6)和N+源极区(7)之间；第九步：采用光刻工艺刻蚀出接触孔；第十步：在P+表面栅极区(5)的上端面淀积栅极金属(10)，在N+漏极区(6)的上端面淀积漏极金属(9)，在N+源极区(7)的上端面淀积源极金属(11)。2.根据权利要求1所述的一种JFET器件的制造方法，其特征在于，所述第二步中P+埋层背面栅极区(2)的注入方式为采用3次光刻和3次不同的注入能量的方式，具体为：一次光刻后进行P+埋层背面栅极区(2)的第一次注入；具体为采用带胶注入，离子注入条件为：剂量1e15～8e18cm-2、能量20～40KeV；二次光刻后进行P+埋层背面栅极区(2)的第二次注入；具体为采用带胶注入，离子注入条件为：剂量1e15～8e18cm-2、能量20～60KeV；三次光刻后进行P+埋层背面栅极区(2)的第三次注入；具体为采用带胶注入，离子注入条件为：剂量1e15～8e18cm-2、能量20～80KeV。3.根据权利要求1所述的一种JFET器件的制造方法，其特征在于，所述第二步中P+埋层背面栅极区(2)注入方式为采用3次光刻、3次相同能量注入和3次推结的方式，具体为：一次光刻后进行P+埋层背面栅极区(2)第一次注入推阱；具体为采用带胶注入，离子注入条...

【专利技术属性】
技术研发人员：李泽宏，赖亚明，刘建，张建刚，刘永，伍济，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51