一种抗地弹效应的输出电路制造技术

本实用新型专利技术公开了一种抗地弹效应的输出电路，它包括用于控制PMOS晶体管Ⅰ(101)、PMOS晶体管Ⅱ(103)导通过程中减小电源线上的地弹效应的PMOS控制逻辑电路，用于控制NMOS晶体管Ⅰ(102)、NMOS晶体管Ⅱ(104)导通过程中减小地线上的地弹效应的NMOS控制逻辑电路；电阻Ⅰ（R1）连接于输出节点（VOUT）和PMOS晶体管Ⅱ(103)的漏极，电阻Ⅱ（R2）连接于输出节点（VOUT）和NMOS晶体管(104)的漏极。本实用新型专利技术的目的是提供一种具有抗地弹效应的输出电路，该电路除了具有较强的抗地弹能力之外，还可以相对减少电路的延迟和功耗。

【技术实现步骤摘要】

【技术保护点】
一种抗地弹效应的输出电路，其特征在于它包括用于控制PMOS晶体管Ⅰ (101)、PMOS晶体管Ⅱ(103)导通过程中减小电源线上的地弹效应的PMOS控制逻辑电路，用于控制NMOS晶体管Ⅰ(102 )、NMOS晶体管Ⅱ(104)导通过程中减小地线上的地弹效应的NMOS控制逻辑电路；电阻Ⅰ（R1）连接于输出节点（VOUT）和PMOS晶体管Ⅱ(103 )的漏极，电阻Ⅱ（R2）连接于输出节点（VOUT）和NMOS晶体管(104 )的漏极。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄嵩人，陈思园，何龙，陈迪平，
申请(专利权)人：湖南进芯电子科技有限公司，
类型：新型
国别省市：湖南;43