本发明专利技术涉及USB资源利用。至少一个下游接口可以被配置为同时连接于USB3.0兼容设备和USB2.0兼容设备。接口可以用于通过下游端口与USB3.0兼容设备通信并且同时通过所述下游端口与USB2.0兼容设备通信。
【技术实现步骤摘要】
【专利摘要】本专利技术涉及USB资源利用。至少一个下游接口可以被配置为同时连接于USB3.0兼容设备和USB2.0兼容设备。接口可以用于通过下游端口与USB3.0兼容设备通信并且同时通过所述下游端口与USB2.0兼容设备通信。【专利说明】USB资源利用 相关申请 本实用专利要求于2010年9月30日提交的美国临时申请序列号61/388, 061的 优先权，该临时申请通过引用被全部并入本文。 背景 通用串行总线（USB)技术已经是非常成功的并且它们的应用是几乎普遍存在的。 USB3. 0兼容标准的到来通过更大的数据传输速率提供增强的性能。USB3. 0标准采用SSTX 和SSTR信号(在下文称为"超高速"信号）来实现更大的数据传输速率。为了保持通用的性 质，向后兼容通过还包括USB2. 0兼容的D+和D-信号(在下文称为"高速"信号）来保持，使 得不被配置为处理超高速信号的较老的USB设备可以仍然使用USB2. 0信号(例如高速、全 速和/或低速）信号通信。 【专利附图】【附图说明】 附图示出了在本申请中传达的构思的实现。所示的实现的特征可以通过参照结合 附图理解的下文的描述被更容易地理解。相似的参考数字在各个附图中在所有可行之处用 于指示相似的元件。此外，每个参考数字的最左边的数字传达参考数字被首次引进的图和 相关联的讨论。 图1是可以根据各种实施方案实现的USB资源利用方法的流程图。 图2示出了有效地利用USB资源的系统200的实施方案。 图2A示出了方案212在设备220中的实现的实施方案。 图2B示出了方案212在设备240中的实现的另一个实施例。 图2、2A、2B和3-7是可以根据本专利技术的各种实施方案采用的USB资源利用技术。 【具体实施方式】 本专利涉及通用串行总线（USB)技术并且具体地涉及利用USB技术可用的资源。 USB3. 0是相对新的标准，其提供比现有的USB2. 0技术更好的性能。USB3. 0还保持对USB2. 0 设备的向后兼容。简言之，USB3. 0兼容接口包括第一组超高速导线（SSTX和SSRX信号）和 第二组高速USB2. 0导线（D+和D-信号)。 在许多使用方案中，USB接口在包括插座的USB端口中终止。插座可以允许用户 将下游设备例如闪速存储器软件狗设备、照相机、鼠标等的插头插入USB端口中。如果下游 设备是USB3. 0兼容的，那么与下游设备的数据通信利用第一组超高速导线。否则，第二组 高速USB2. 0导线可以被利用。这样的系统提供向后兼容，使得插头被插入端口中的任何未 知的USB设备合适地起作用。 然而，其他的应用没有这种未知的因素。例如，USB技术可以被用于将已知的部件 固定地连接在一起。在这样的情况下，事先已知下游设备是USB3. 0兼容的还是USB2. 0兼 容的。在这样的情况下，冗余的第一组超高速导线和第二组USB2. 0兼容导线不提供增强的 灵活性，而是代替地仅导致增加的成本和/或降低的性能，因为连接器中的一个不正在被 使用。 如本文所使用的，术语"USB3. 0"或"USB3. 0兼容的"用于意指支持如USB-IF (Implementers Forum), Inc.在USB3. 0规范中所定义的超高速信令的设备(其可以包括一 个或多个兼容的部件)。相似地，术语"高速导线"用于指可以用于如USB-IF在USB2. 0规范 中所定义的低速、全速或高速信令的D+/D-线路。此外，可能USB3. 0兼容设备支持USB2. 0 规范所定义的能力中的全部或一些，并且USB2. 0兼容设备支持USB3. 0规范所定义的能力 中的一些。这两个规范仅作为例子被使用，并且没有被规定为相对于本文描述的方法和设 备实施方案或它们的等效形式的精神是限制性的。 图1是可以用于向用户提供给定的系统配置的增加的性能和/或降低的成本的 方法100的实施方案。在102,该方法将USB3.0兼容接口供应至已知是USB3.0兼容的并 且因此仅使用接口的超高速部分的下游设备。在104,该方法将USB3. 0接口的未被使用的 USB2. 0兼容部分提供至USB2. 0兼容设备。因此，单个USB3. 0接口可以用于与两个不同的 下游设备通信。在一种情况下，USB3. 0兼容接口可以包括包含超高速导线和高速导线的下 游端口。超高速导线可以连接于USB3. 0兼容设备，并且高速导线可以连接于USB2. 0兼容 设备。因此，单个端口可以服务于两个设备。因此，对于给定系统资源集合，最终用户或消 费者可以接收比之前可能的功能更好的和/或更多的功能。 在一些实施方案中，方法100和/或用于实现当前构思的其他方法可以被存储在 计算机可读存储介质上作为计算机可读指令。处理器例如控制器可以执行计算机可读指令 以执行方法。 图2示出了有效地利用USB资源的系统200的实施方案。系统200包括主机设备 202和两个下游设备204和206。在这种情况下，下游设备204已知是USB3. 0兼容的(或至 少有USB3. 0能力的）设备，并且下游设备206已知是USB2. 0兼容设备。为了解释的目的， 关于将在下文更详细地讨论的第一方案210和第二方案212解释系统200。 主机202可以供应包括第一组导线216和第二组导线218的接口 214。接口 214 可以是USB3. 0兼容的。在这种情况下，第一组导线216是超高速（USB3. 0)兼容的SSTX和 SSTR线路。相似地，第二组导线218可以是高速（USB2. 0)兼容的D+和D-线路。 在方案210中描绘的实施方案中，下游设备204是已知的USB3.0兼容设备。因此， 第一组导线216用于在主机设备202和下游设备204之间的通信，而第二组导线218保持 不被利用，如在220指示的。因此，从资源使用的观点看，接口 214作为方案210中的资源 是未充分利用的。一个对比的实施例是在下文关于方案212被描述。 在方案212中描绘的实施方案中，下游设备204以与方案210相同的方式连接于 主机设备202。然而，第二组导线218连接于下游设备206以增加资源利用。因此，在方案 210中与单个下游设备连接的接口 214可以现在用于连接于两个下游设备。因此，对于主 机设备202的给定的成本，最终用户可以在方案212中比在方案210中被提供更多的功能。 在其他的情况中，可以在已知下游设备204是USB3. 0兼容设备并且下游设备204将以通常 永久的方式连接于接口 214的例子中实现方案212。如本文所使用的，通常永久的方式意指 最终用户不预期容易地和频繁地断开下游设备204并且连接一些其他的下游设备。 图2A示出了方案212在设备220中的实现的实施方案。在这种情况下，设备220 包括主板222,主板222通过包括端口 230的单个USB接口 228耦合于是已知的有USB3. 0 能力的设备的图形卡224和是已知的USB2. 0设备的声卡226。USB接口提供到图形卡224 的超高速连接器232和到声卡226的高速连接器234。 图2B示出了方案212在设备240中的实现的另一个实施本文档来自技高网...
【技术保护点】
一种设备，包括：至少一个下游接口，其中各个下游接口被配置为同时连接于有USB3.0能力的设备和USB2.0兼容设备。
【技术特征摘要】
【专利技术属性】
技术研发人员：汉斯·凡安特卫普，赫尔夫·勒图尔纳，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。