一种适用于SoC芯片的多功能低电平复位电路制造技术

本实用新型专利技术公开了一种适用于SoC芯片的多功能低电平复位电路，包括延迟电路、异步复位同步释放电路及与门电路，异步复位同步释放电路包括第一寄存器及第二寄存器，将外部复位信号经过滤波和防抖动处理后，传输至同步复位异步释放电路，同步复位异步释放电路输出复位信号连接至所有需要预先复位的SoC功能模块，待这些模块复位完成后，再经与门输出SoC系统复位信号。本实用新型专利技术充分考虑了SoC功能模块不同的复位需求，提供差异化的复位顺序，增强了复位功能的灵活性。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于数字集成电路领域，涉及一种多功能低电平复位电路，具体涉及一种适用于SoC芯片的多功能低电平复位电路。
技术介绍
随着SoC集成度越来越高，其功能模块逐渐增多，各功能模块之间对复位的顺序可能有特定的要求，如动态存储器(SDRAM等)、PCI控制器等功能模块在操作之前必须先进行初始化。为保证功能正确，SoC复位电路必须保证上述功能模块首先结束复位并完成初始化之后，处理器再取消复位开始执行程序。专利ZL200610140205.5公开了一种异步复位、同步释放的可消除复位信号不定态的复位电路，公开号CN 102571050A的专利公开了一种可滤波的适用于多时钟域的复位电路，上述电路最后均只生成一位可靠的全局复位信号，存在的主要问题，上述方案均未给出针对SoC芯片内部不同属性功能模块的、具有先后顺序的多功能复位信号。
技术实现思路
本技术的目的在于克服上述现有技术的缺点，提供了一种适用于SoC芯片的多功能低电平复位电路，该电路可以根据SoC芯片内各功能模块本文档来自技高网...

【技术保护点】
一种适用于SoC芯片的多功能低电平复位电路，其特征在于，包括延迟电路(101)、异步复位同步释放电路(102)及与门电路(103)，异步复位同步释放电路(102)包括第一寄存器(104)及第二寄存器(105)，SoC芯片的复位管脚与延迟电路(101)的输入端相连接，延迟电路(101)的输出端与第一寄存器(104)的异步复位端及第二寄存器(105)的异步复位端相连接，第一寄存器(104)的时钟输入端及第二寄存器(105)的时钟输入端均与SoC芯片的时钟信号输出端相连接，第一寄存器(104)的输入端连接有高电平信号源，第一寄存器(104)的输出端与第二寄存器(105)的输入端相连接，第二寄存器(1...

【技术特征摘要】
1.一种适用于SoC芯片的多功能低电平复位电路，其特征在于，包
括延迟电路(101)、异步复位同步释放电路(102)及与门电路(103)，
异步复位同步释放电路(102)包括第一寄存器(104)及第二寄存器(105)，
SoC芯片的复位管脚与延迟电路(101)的输入端相连接，延迟电路(101)
的输出端与第一寄存器(104)的异步复位端及第二寄存器(105)的异步
复位端相连接，第一寄存器(104)的时钟输入端及第二寄存器(105)的
时钟输入端均与SoC芯片的时钟信号输出端相连接，第一寄存器(104)
的输入端连接有高电平信号源，第一寄存器(104)的输出端与第二寄存
器(105)的输入端相连接，第二寄存器(105)的输出端分别与与门电路
(103)的一个输入端及SoC芯片上预先复位的功能模块的复位端相连接，
与门电路(103)的另一个输入端与SoC芯片上的预先复位完成标志信号
ini_done输出端相连接，与门电路(103)的输出端与SoC芯片上后复位
的功能模块的复位端相连接。
2.根据权利要求1所述的适用于SoC芯片的多功能低电平复位电路，<...

【专利技术属性】
技术研发人员：陈庆宇，吴龙胜，宫瑶，
申请(专利权)人：中国航天科技集团公司第九研究院第七七一研究所，
类型：新型
国别省市：陕西;61