本实用新型专利技术涉及一种USB3.0接口的多系统卫星导航信号生成板卡，它包括FPGA、DAC、射频调制器、本振芯片、时钟芯片、USB3.0接口芯片、串口电平转换芯片和电源；FPGA的信号输出端经DAC将数字信号转换为模拟信号后，输入射频调制器内；射频调制器的时钟输入端连接本振芯片的输出端，调制后的信号由射频调制器的RF输出端输出；本振芯片的时钟输入端连接时钟芯片输出端，时钟芯片输出端还分别连接FPGA时钟输入端和DAC的时钟输入端；FPGA经USB3.0接口芯片与USB3.0接口连接，FPGA还连接串口电平转换芯片，经串口电平转换芯片与串口连接；各个芯片均由电源供电。本实用新型专利技术可以广泛在北斗导航、位置服务和智能感知测试领域中应用。
【技术实现步骤摘要】
本技术涉及一种信号生成板卡，特别是关于一种应用北斗导航、位置服务和智能感知测试领域中的USB3.0接口的多系统卫星导航信号生成板卡。
技术介绍
导航卫星信号生成是为基于位置服务、卫星导航和物联网应用终端提供高可靠性、高精度、可重复应用的测试信号和测试手段。其中导航信号生成板卡是生成导航卫星信号的关键部件。目前这种模块的接口连接方式多数基于以太网连接、CPCI连接或者VXI连接，缺少USB3.0连接的方式。同时在内部实现方式上有采用FPGA+DSP的模式或FPGA+网络的模式。这种模式增加了信号生成的复杂性，也对设备的可靠性稳定性产生了影响。
技术实现思路
针对上述问题，本技术的目的是提供一种USB3.0接口的多系统卫星导航信号生成板卡，该板卡有效降低了板卡的复杂性和生产测试难度，增加了板卡生产的一致性，能够实现大规模生产，结构简单。为实现上述目的，本技术采取以下技术方案:一种USB3.0接口的多系统卫星导航信号生成板卡，其特征在于:它包括FPGA、DAC、射频调制器、本振芯片、时钟芯片、USB3.0接口芯片、串口电平转换芯片和电源；所述FPGA的信号输出端经所述DAC将数字信号转换为模拟信号后，输入所述射频调制器内；所述射频调制器的时钟输入端连接所述本振芯片的输出端，调制后的信号由所述射频调制器的RF输出端输出；所述本振芯片的时钟输入端连接所述时钟芯片输出端，所述时钟芯片输出端还分别连接所述FPGA时钟输入端和DAC的时钟输入端；所述FPGA经所述USB3.0接口芯片与USB3.0接口连接，所述FPGA还连接所述串口电平转换芯片，经所述串口电平转换芯片与串口连接；各个芯片均由所述电源供电。所述FPGA包括ASI总线接口、第一个ARM内核和第二个ARM内核；所述第一个ARM内核与所述USB3.0接口芯片进行信息交互，所述第一个ARM内核与所述第二个ARM内核之间通过所述ASI总线接口进行信息交互，且所述第二个ARM内核生成的信号经所述ASI总线接口输出。所述FPGA采用XILINX公司的XC7Z030芯片。所述USB3.0接口芯片采用Cypress公司的CYUSB3014芯片。所述DAC采用TI公司的DAC3482芯片。所述时钟芯片采用TI公司的LMK04808芯片。所述本振芯片采用LMX2581芯片。所述射频调制器采用TI公司的TRF3705芯片。所述串口电平转换芯片采用SP3232EEA芯片。本技术由于采取以上技术方案，其具有以下优点:1、本技术采用高性能的FPGA芯片Z7030实现，在该FPGA芯片内部集成了两个ARM ;本技术的板卡基础时钟为10MHz，具备内时钟和外时钟两种模式，第一种是采用内部的时钟实现，第二种是接收外部的高精度时钟实现，针对不同的应用场合自动切换，有效降低了板卡的复杂性和生产测试难度。2、本技术的板卡能有效降低复杂性和生产测试难度，增加了板卡生产的一致性，使该板卡能够实现大规模生产。本技术可以广泛在北斗导航、位置服务和智能感知测试领域中应用。【附图说明】图1是本技术的整体结构示意图。【具体实施方式】下面结合附图和实施例对本技术进行详细的描述。如图1所示，本技术提供一种USB3.0接口的多系统卫星导航信号生成板卡，其包括FPGA K DAC 2、射频调制器3、本振芯片4、时钟芯片5、USB3.0接口芯片6、串口电平转换芯片7和电源8。FPGA I信号输出端经DAC 2将数字信号转换为模拟信号后，输入射频调制器3内；射频调制器3的时钟输入端连接本振芯片4的输出端，调制后的信号由射频调制器3的RF输出端输出。本振芯片4的时钟输入端连接时钟芯片5输出端，时钟芯片5输出端还分别连接FPGA I时钟输入端和DAC 2的时钟输入端。FPGA I经USB3.0接口芯片6与USB3.0接口连接，经USB3.0接口与用户进行信息交互；FPGA I还连接串口电平转换芯片7，经串口电平转换芯片7与串口连接，通过串口电平转换芯片7将LVTTL电平转换为RS232电平。其中，各个芯片均由电源8供电。上述实施例中，FPGA I包括ASI总线接口 11、第一个ARM内核12和第二个ARM内核13。第一个ARM内核12与USB3.0接口芯片6进行信息交互，第二个ARM内核13用于接收其他芯片传输至的信号并生成多系统卫生导航信号。第一个ARM内核12与第二个ARM内核13之间通过ASI总线接口 11进行信息交互，且第二个ARM内核13生成的信号经ASI总线接口 11输出。上述各实施例中，FPGA I采用XILINX公司的XC7Z030芯片，其工作时钟为81.84MHz ο上述各实施例中，FPGA I上还设置有触发输入端口和触发输出端口，可以根据内触发、外触发或者开环闭环等不同外界环境灵活配置为多种实现方式。上述各实施例中，USB3.0接口芯片6采用Cypress公司的CYUSB3014芯片，该芯片具备多种外设扩展接口，包括串口、spi接口和GPIF接口。其中，USB3.0接口芯片6与FPGA I之间采用Slave FIFO Interface模式，数据宽度为16bit。上述各实施例中，DAC 2采用TI公司的DAC3482芯片，该芯片内部的数据在时钟的双边沿采样；采样时钟为327.36MHz，采用的同步信号为SYNC同步信号，利用同步信号同步DAC内部的FIFO的读写指针；通过内部的CMIX实现DAC3482有内部的I支路与Q支路的混合。上述各实施例中，时钟芯片5采用TI公司的LMK04808芯片。LMK04808内部的时钟模式采用双PLL的模式，同时生成多路时钟信号输出，包括传输至DAC 2的时钟信号、给FPGA I使用的工作时钟、给本振芯片4的时钟信号。其中，本技术的板卡基础时钟为1MHz ο上述各实施例中，本振芯片4采用LMX2581芯片，本振芯片4生成的时钟直接输出给射频调制器3。上述各实施例中，射频调制器3采用TI公司的TRF3705芯片，本振时钟输入可以采用单端方式，调制部分的电路采用正交调制方式，射频输出端采用AC耦合方式。上述各实施例中，串口电平转换芯片7采用SP3232EEA芯片。综上所述，本技术在使用时，其工作过程如下:I)系统上电，自检后与已有上位机进行通信，获取当前的配置信息；2)根据配置信息，进行各个内部芯片的配置，通过选择内时钟或者外时钟方式时钟芯片5生成一个本地时钟信号，并转换为FPGA 1、DAC 2和本振芯片4所需的时钟信号；3)时钟稳定后，与上位机进行通信，从上位机获取载体的位置信息，根据配置选择通信频率，可以设置为每秒I次、每秒10次和每秒50次；上位机将星历信息、误差信息、轨迹信息发送给第一个ARM内核12，第一个ARM内核12存储这些信息，待计算导航实际信号时使用；4)第一个ARM内核12将电文信息和观测量信息传送到第二个ARM内核12，第二个ARM内核12根据电文信息和观测量信息计算FPGA I所需的内部参数，FPGAl根据内部参数生成导航数字信号。上述各实施例仅用于说明本技术，各部件的结构、尺寸、设置位置及形状都是可以有所变化的，在本技术技术方案的基础上，凡根据本技术原理对个别本文档来自技高网...
【技术保护点】
一种USB3.0接口的多系统卫星导航信号生成板卡，其特征在于：它包括FPGA、DAC、射频调制器、本振芯片、时钟芯片、USB3.0接口芯片、串口电平转换芯片和电源；所述FPGA的信号输出端经所述DAC将数字信号转换为模拟信号后，输入所述射频调制器内；所述射频调制器的时钟输入端连接所述本振芯片的输出端，调制后的信号由所述射频调制器的RF输出端输出；所述本振芯片的时钟输入端连接所述时钟芯片输出端，所述时钟芯片输出端还分别连接所述FPGA时钟输入端和DAC的时钟输入端；所述FPGA经所述USB3.0接口芯片与USB3.0接口连接，所述FPGA还连接所述串口电平转换芯片，经所述串口电平转换芯片与串口连接；各个芯片均由所述电源供电。
【技术特征摘要】
【专利技术属性】
技术研发人员：吴巍荪，
申请(专利权)人：北京华云智联科技有限公司，
类型：新型
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。