一种具有谐振腔增强效应栅格阵列型的SOI光电探测器制造技术

本发明专利技术公开了一种具有谐振腔增强效应栅格阵列型的SOI光电探测器，已有CMOS光电探测器结构的半导体CMOS工艺限制了器件结构与电学特性的改善。本发明专利技术包括p型半导体衬底、埋氧化层、n型掺杂区、p型欧姆接触区、环形地电极、环形电压极、n型欧姆接触区、输出电极、栅格阵列型的PCOMP、顶层氧化层和多晶硅；本发明专利技术解决了量子效率和响应度之间因为吸收层厚度的原因而相互制约的问题，使得光电探测器的性能大大提高，应用领域也大大拓宽，减小了光电系统体积、降低系统重量、提高系统性能与可靠性，同时有利于节省资源。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种具有谐振腔增强效应栅格阵列型的SOI光电探测器，已有CMOS光电探测器结构的半导体CMOS工艺限制了器件结构与电学特性的改善。本专利技术包括p型半导体衬底、埋氧化层、n型掺杂区、p型欧姆接触区、环形地电极、环形电压极、n型欧姆接触区、输出电极、栅格阵列型的PCOMP、顶层氧化层和多晶硅；本专利技术解决了量子效率和响应度之间因为吸收层厚度的原因而相互制约的问题，使得光电探测器的性能大大提高，应用领域也大大拓宽，减小了光电系统体积、降低系统重量、提高系统性能与可靠性，同时有利于节省资源。【专利说明】一种具有谐振腔增强效应栅格阵列型的SOI光电探测器
本专利技术属于半导体
，涉及一种具有谐振腔增强效应栅格阵列型的SOI光 电探测器。
技术介绍
由于光纤通信、红外遥感和军事应用需求的不断增长促进了半导体件及其光电 路的发展。随着光电路系统强大优势的不断体现，光电器件及其电路在计算系统、自由空 间卫星系统、光盘存储应用、成像系统以及通信系统等领域具有广泛的应用。考虑到CMOS 工艺的兼容性，传统的Si基光电探测器是在Si衬底上进行η型离子的注入形成η阱区 (n-well)，在衬底顶部临近η阱区之间形成ρ的源区，在源区顶部引出电极的金属引线；在 η阱区中按栅格阵列型进行ρ型离子注入形成栅格阵列型的PC0MP，在PC0MP和η阱区边缘 的部分生成η的欧姆接触区，并在欧姆接触区顶部引出电极的金属引线；在每个PC0MP顶部 形成Ρ的欧姆接触区，并在欧姆接触区的顶部引出电极的金属引线。传统CMOS光电探测器 由于Si的吸收系数较低，从而量子效率低，若靠增加吸收层厚度来提高量子效率，则会使 带宽大大降低，不利于提高器件和系统的综合特性。随着半导体技术与TCAD的发展，采用 空间调制（SML)、横向PIN等结构的CMOS光电探测器受CMOS工艺限制，响应度和带宽无法 进一步满足超高速短距离等光互连的需求。为了实现更高响应度和带宽的光电探测器，研 究人员还提出了基于硅CMOS工艺的雪崩击穿光电探测器（APD)结构，该结构的响应度和频 率带宽等性能都较好，不足之处在于光电探测器需要施加高的反向偏压，极大的限制了光 电探测器应用范围。
技术实现思路
本专利技术针对现有技术的不足，提供一种具有谐振腔增强效应栅格阵列型的S0I光 电探测器，通过引入法布里一罗布腔，同时利用栅格阵列型结构，增大耗尽区面积，使得量 子效率大大增加，同时不会使得带宽降低，该器件能够在SOI CMOS工艺上进行实现，具体很 好的工艺兼容性，能够与普通CMOS器件集成在一起从而形成光电集成电路芯片或片上光 电系统；同时相比其他兼容CMOS光电探测器，具有高量子效率、高响应度和高带宽特点。 本专利技术一种具有谐振腔增强效应栅格阵列型的S0I光电探测器，包括ρ型半导体 衬底、埋氧化层、η型n-well阱区、ρ型欧姆接触区、环形地电极、环形电压极、η型欧姆接触 区、输出电极、栅格阵列型的PC0MP、顶层氧化层和多晶硅； 距离Ρ型半导体衬底表面2 um处设置有埋氧化层，ρ型半导体衬底上表面设有η型 n-well阱区，环形ρ型欧姆接触区设置在ρ型半导体衬底上表面且位于η型n-well阱区 外侧，环形地电极设置在环形P型欧姆接触区上，在环形的η型欧姆接触区设置在ρ型半导 体衬底上表面且位于η型n-well阱区内侧，环形电压极设置在环形η型欧姆接触区上，在 Ρ型半导体衬底上表面且位于环形电压极内侧设置有栅格阵列型的PC0MP ;栅格阵列型的 PC0MP上设置网格型的输出电极；在ρ型半导体衬底1上表面各个电极之间覆盖一层氧化 层，在氧化层的表面覆盖一层多晶娃； 所述的P型半导体衬底为蓝宝石衬底或硅衬底； 所述的埋氧化层厚度为140nm ; 所述的η型n-well讲区厚度为1. 5um ; 所述的栅格阵列型的PCOMP厚度为lum ; 所述的顶层的氧化层厚度为140nm; 所述的多晶娃厚度为60nm ; 所述的环形地电极、环形电压极和输出电极的材料分别为A1或者Cu的一种； 所述的各PCOMP间的距离为lum。 所述的埋氧化层、η型n-well阱区、栅格阵列型的PCOMP、环形p型欧姆接触区和 η型欧姆接触区的外延生长方式采用注氧隔离（SIM0X)方法实现。 本专利技术通过引入法布里一罗布腔，使得光波在腔体内往复运动，从而使得光波多 次通过吸收层达到光电增强效应，器件可获得较高的量子效率。利用栅格阵列型结构，增大 耗尽区面积，同时由于吸收层较薄，光生载流子产生的电子-空穴对在吸收层中的渡越时 间较小，可使器件获得较高的带宽，解决了光电探测器的量子效率和带宽之间相互制约的 问题。 本专利技术方法中外延生长采用注氧隔离（SIM0X)方法实现，本专利技术的专利技术点在于基 于SOI CMOS工艺对光电探测器横向、纵向（三维）结构的改变。 有益效果：本专利技术通过改变光电探测器横向、纵向(三维）结构，使得这种新型器件 在作为光电探测器工作时具有更高的响应度和带宽。 【专利附图】【附图说明】 图1为本专利技术的结构示意图； 图2为图1的俯视图； 图3为图1的A-A截面示意图； 图4为图1的B-B截面示意图。 【具体实施方式】 如图1、2、3和4所示，一种具有谐振腔增强效应栅格阵列型的SOI光电探测器，包 括P型半导体衬底1、埋氧化层2、η型n-well阱区3、p型欧姆接触区4、环形地电极5、环 形电压极6、η型欧姆接触区7、输出电极8、栅格阵列型的PCOMP 9、顶层氧化层11和多晶 娃10 ; 距离P型半导体衬底1表面2 um处设置有厚度为140nm的埋氧化层2, p型半导体衬 底1上表面设有厚度为1. 5um的η型n-well阱区3,环形p型欧姆接触区4设置在p型半 导体衬底上表面且位于η型n-wel 1阱区外侧，环形地电极5设置在环形p型欧姆接触区上， 环形的η型欧姆接触区7设置在p型半导体衬底上表面且位于η型n-well阱区内侧，环形 电压极6设置在环形η型欧姆接触区上，在p型半导体衬底上表面且位于环形电压极6内 侧设置有厚度为lum的栅格阵列型的PC0MP 9 ;栅格阵列型的PC0MP上设置网格型的输出 电极8 ;在p型半导体衬底1上表面各个电极之间覆盖一层厚度为140nm的氧化层11，在氧 化层的表面覆盖一层厚度为60nm的多晶硅10。 所述的p型半导体衬底为娃衬底； 所述的各PC0MP间的距离为lum ; 所述的环形地电极、环形电压极和输出电极的材料都为Cu ; 所述的埋氧化层、η型n-well阱区、栅格阵列型的PC0MP、环形p型欧姆接触区和η型 欧姆接触区的外延生长方式采用注氧隔离技术（SIM0X)方法实现。 光子入射到光敏器材的表面时，被吸收的那部分光子会激发光敏材料产生电 子-空穴对，形成电流，称为光电效应，此时产生的电子与所有入射的光子数之比称为量子 效率。普通光电探测器的量子效率计算公式，谐振腔型光电探测器的量子效率 的计算公式产(Η2)/(1+γ?_2"-+ ，其中 ri、r2为谐振腔上下 镜面的反射系数，--为材料的吸收系数，L为耗尽层厚度。在谐振腔中，由于选取合适的上下 镜本文档来自技高网...

【技术保护点】
一种具有谐振腔增强效应栅格阵列型的SOI光电探测器，包括p型半导体衬底、埋氧化层、n型n‑well阱区、p型欧姆接触区、环形地电极、环形电压极、n型欧姆接触区、输出电极、栅格阵列型的PCOMP、顶层氧化层和多晶硅；其特征在于：距离p型半导体衬底表面2 um处设置有埋氧化层，p型半导体衬底上表面设有n型n‑well阱区，环形p型欧姆接触区设置在p型半导体衬底上表面且位于n型n‑well阱区外侧，环形地电极设置在环形p型欧姆接触区上，在环形的n型欧姆接触区设置在p型半导体衬底上表面且位于n型n‑well阱区内侧，环形电压极设置在环形n型欧姆接触区上，在p型半导体衬底上表面且位于环形电压极内侧设置有方阵形的PCOMP ；栅格阵列形的PCOMP上设置网格型的输出电极；在p型半导体衬底1上表面各个电极之间覆盖一层氧化层，在氧化层的表面覆盖一层多晶硅。

【技术特征摘要】

【专利技术属性】
技术研发人员：洪慧，李梦，刘倩文，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：浙江;33