低功耗沟槽式肖特基整流器件制造技术

技术编号:10519301 阅读:155 留言:0更新日期:2014-10-08 17:19
本发明专利技术公开一种低功耗沟槽式肖特基整流器件,位于所述衬底层上方设有轻掺杂第一导电类型的外延层,位于所述外延层上方设有上金属层,一沟槽从所述外延层上表面并延伸至外延层中部,一栅沟槽位于所述沟槽内,一导电多晶硅体嵌入所述栅沟槽内,位于导电多晶硅体中下部的多晶硅中下部位于栅沟槽内且与外延层之间设有第一二氧化硅氧化层;位于所述外延层内并在沟槽四周侧表面具有第二导电类型掺杂区,此第二导电类型掺杂区顶部与外延层上表面之间具有重掺杂第二导电类型掺杂区。本发明专利技术改善了器件的可靠性,电势线密度将在沟槽的顶部降低,进一步降低了器件的漏电,且增强器件反向电压阻断能力,并为器件性能调整提供更多灵活性。

【技术实现步骤摘要】
低功耗沟槽式肖特基整流器件
本专利技术涉及整流器件,特别涉及一种低功耗沟槽式肖特基整流器件。
技术介绍
整流器件作为交流到直流的转换器件,要求单向导通特性,即正向导通时开启电 压低,导通电阻小,而反向时阻断电压高,反向漏电小。 肖特基势垒二极管作为整流器件已经在电源应用领域使用了数十年。相对于PN 结二极管而言,肖特基势垒二极管具有正向开启电压低和开关速度快的优点,这使其非常 适合应用于开关电源以及高频场合。肖特基势垒二极管的反向恢复时间非常短,该时间主 要由器件的寄生电容决定,而不像PN结二极管那样由少子复合时间决定。因此,肖特基势 垒二极管整流器件可以有效的降低开关功率损耗。 肖特基势垒二极管是利用金属与半导体接触形成的金属一半导体结原理制作的。 传统的平面型肖特基势垒二极管器件通常由位于下方的高掺杂浓度的N +衬底和位于上方 的低掺杂浓度的N -外延生长层构成,高掺杂浓度的N +衬底底面沉积下金属层形成欧姆 接触,构成肖特基势垒二极管的阴极;低掺杂浓度的N-外延生长层顶面沉积上金属层形 成肖特基势垒接触,构成肖特基势垒二极管的阳极。金属与N型单晶本文档来自技高网...

【技术保护点】
一种低功耗沟槽式肖特基整流器件,在俯视平面上,该器件的有源区由若干个肖特基势垒二极管单胞(1)并联构成,此肖特基势垒二极管单胞(1)的纵向截面上,每个肖特基势垒二极管单胞(1)包括位于硅片背面下金属层(2),位于所述下金属层(2)上方重掺杂第一导电类型的衬底层(3),此衬底层(3)与下金属层(2)之间形成欧姆接触,位于所述衬底层(3)上方设有轻掺杂第一导电类型的外延层(4),位于所述外延层(4)上方设有上金属层(5),一沟槽(6)从所述外延层(4)上表面并延伸至外延层(4)中部,此外延层(4)顶面与上金属层(5)之间形成肖特基势垒接触面(13);其特征在于:一栅沟槽(8)位于所述沟槽(6)内,...

【技术特征摘要】
1. 一种低功耗沟槽式肖特基整流器件,在俯视平面上,该器件的有源区由若干个肖特 基势垒二极管单胞(1)并联构成,此肖特基势垒二极管单胞(1)的纵向截面上,每个肖特基 势垒二极管单胞(1)包括位于硅片背面下金属层(2 ),位于所述下金属层(2)上方重掺杂第 一导电类型的衬底层(3),此衬底层(3)与下金属层(2)之间形成欧姆接触,位于所述衬底 层(3)上方设有轻掺杂第一导电类型的外延层(4),位于所述外延层(4)上方设有上金属层 (5),一沟槽(6)从所述外延层(4)上表面并延伸至外延层(4)中部,此外延层(4)顶面与上 金属层(5)之间形成肖特基势垒接触面(13);其特征在于:一栅沟槽(8)位于所述沟槽(6) 内,一导电多晶娃体(9)嵌入所述栅沟槽(8)内,位于导电多晶娃体(9)中下部的多晶娃中 下部(91)位于栅沟槽(8)内且与外延层(4)之间设有第一二氧化硅氧化层...

【专利技术属性】
技术研发人员:徐吉程毛振东薛璐
申请(专利权)人:苏州硅能半导体科技股份有限公司
类型:发明
国别省市:江苏;32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1