半导体器件、显示单元以及电子装置制造方法及图纸

本发明专利技术公开了半导体器件、显示单元以及电子装置，其中该半导体器件包括晶体管。该晶体管包括：栅电极；氧化物半导体摸，面向栅电极并且包括与栅电极重叠的第一重叠区；低阻抗区，设置在氧化物半导体膜内；以及第一分离区，设置在低阻抗区与第一重叠区之间。

【技术实现步骤摘要】
半导体器件、显示单元以及电子装置相关申请的交叉引用本申请要求于2013年3月28日提交的日本优先专利申请JP2013-067983的权益，通过引用将其全部内容结合在此。
本技术涉及一种使用氧化物半导体的半导体器件、包括该半导体器件的显示单元、以及电子装置。
技术介绍
在有源驱动型液晶显示单元或者有机EL (电致发光)显示单元中，TFT (薄膜晶体管)用作驱动元件，并且与用于写入图像的信号电压对应的电荷保持在电容器中。然而，当在TFT的栅电极与源电极-漏电极之间的交叉区产生的寄生电容增大时，信号电压会被改变，从而导致图像质量劣化。 具体地,在有机EL显示单元中，当寄生电容较大时,还需要增大保持电容。由配线等占据的比例根据像素布局而增加。结果，配线之间的短路等可能性增加，并且生产产率降低。 为了解决该问题，已经提出了对于其中诸如氧化锌(ZnO)或者氧化铟镓锌(IGZO)等氧化物半导体用于沟道的TFT，减少在栅电极与源电极-漏电极之间的交叉区产生的寄生电容的方法。例如，参考日本未审查专利申请公开第2007-220817号(JP2007-220817A)。此外，参考 J.Park et al., ^Self-aligned top-gate amorphous gallium indium zincoxide thin film transistors, Applied Physics Letters, American Institute ofPhysics, 2008, volume93, 053501 (非专利文献 I)以及 R.Hayashi et al., ImprovedAmorphous In-Ga-Zn-O TFTs, SID08DIGEST, 2008，42.1, p.621-624 (非专利文献 2)。 JP2007-220817A和非专利文献I均描述了其中在氧化物半导体膜的沟道区上将栅电极和栅极绝缘膜设置在平面图中的同一位置处之后，将从栅电极和氧化物半导体膜的栅极绝缘膜处暴露的区域的电阻降低以形成源极-漏极区(低阻抗区)的方法，即，各自描述了以所谓的自调整方式形成的顶栅式TFT。另一方面，非专利文献2描述了具有自调整结构的底栅式TFT，其中，在TFT中，源极-漏极区通过使用栅电极作为掩模的背面曝光而形成在氧化物半导体膜内。
技术实现思路
在具有如上所述的自调整结构的晶体管中，需要进一步改善耐压特性。 需要提供具有高耐压特性的半导体器件、显示单元以及电子装置。 根据本技术实施方式的半导体器件包括晶体管。晶体管包括:栅电极；氧化物半导体膜， 面向栅电极并且包括与栅电极重叠的第一重叠区；低阻抗区，设置在氧化物半导体膜内；以及第一分离区，设置在低阻抗区与第一重叠区之间。 根据本技术实施方式的显示单元设置有显示元件和被配置为驱动显示元件的晶体管。晶体管包括:栅电极；氧化物半导体膜，面向栅电极并且包括与栅电极重叠的第一重叠区；低阻抗区，设置在氧化物半导体膜内；以及第一分离区，设置在低阻抗区与第一重叠区之间。 根据本技术实施方式的电子装置设置有显示器。该显示器设置有显示单元和被配置为驱动显示元件的晶体管。该晶体管包括:栅电极；氧化物半导体膜，面向栅电极并且包括与栅电极重叠的第一重叠区；低阻抗区，设置在氧化物半导体膜内；第一分离区，设置在低阻抗区与第一重叠区之间。 在根据本技术的上述实施方式的半导体器件、显示单元以及电子装置中，第一分离区设置在氧化物半导体膜的第一重叠区与低阻抗区之间。因此，第一重叠区介于其间的一对这种低阻抗区(源极-漏极区)之间的距离延长。即，即使第一重叠区在长度上较短，也可将低阻抗区之间的距离调整为需要的长度。 根据本技术的上述实施方式中的半导体器件、显示单元以及电子装置，第一分离区设置在第一重叠区与低阻抗区之间。因此，能够提高晶体管的耐压特性。 应当理解的是，上述的整体描述和下面细节描述均是示例性，并且旨在提供对所要求保护的技术的进一步解释。 【附图说明】 附图被包括用于提供对公开的进一步理解，并且被结合在本说明书中并且构成本说明书的一部分。附图与说明书一起解释了实施方式并且用于描述本技术的原理。 图1是示出了根据本技术的第一实施方式的显示单元的配置的截面图。 图2示出了漏电流(drain current)与图1中所示的分离区的长度之间的关系。 图3A是示出了图1中所示的栅电极的配置的一个示例的截面图。 图3B是示出了图1中所示的栅电极的配置的另一个示例的截面图。 图4示出了包括图1中所示的显示单元的外围电路的整体配置。 图5示出了图4中所示的像素的电路配置。 图6A是示出了制造图1中所示的显示单元的方法的截面图。 图6B是示出了图6A之后的过程的截面图。 图6C是示出了图6B之后的过程的截面图。 图6D是示出了图6C之后的过程的截面图。 图7A是示出了图6D之后的过程的截面图。 图7B是示出了图7A之后的过程的截面图。 图7C是示出了图7B之后的过程的截面图。 图8是示出了根据比较例的显示单元的主要部分的截面图。 图9是示出了根据变形例的显示单元的配置的截面图。 图1OA是示出了制造图9中所示的显示单元的方法的截面图。 图1OB是示出了图1OA之后的过程的截面图。 图11是示出了根据本技术的第二实施方式的显示单元的配置的截面图。 图12是示出了制造图11中所示的显示单元的方法的截面图。 图13是示出了根据本技术的第三实施方式的显示单元的配置的截面图。 图14是示出了根据本技术的第四实施方式的显示单元的配置的截面图。 图15是示出了包括根据上述实施方式等中任一种的显示单元的模块的轮廓配置的平面图。 图16A是示出了根据上述实施方式等中任一种的显示单元的应用例I的外观的立体图。 图16B是示出了图16A中所示的应用例I的外观的另一个实施例的立体图。 图17是示出了应用例2的外观的立体图。 图18是示出了应用例3的外观的立体图。 图19A是示出了从应用例4的正面观看的外观的立体图。 图19B是示出了从应用例4的后面观看的外观的立体图。 图20是示出了应用例5的外观的立体图。 图21是示出了应用例6的外观的立体图。 图22A示出了应用例7的关闭状态。 图22B示出了应用例7的打开状态。 【具体实施方式】 在下文中，将参照附图详细描述本技术的一些实施方式。将按照下列顺序进行描述。 1.第一实施方式(其中顶栅式晶体管具有分离区的示例:有机EL显示单元) 2.变形例(其中导电膜设置在氧化物半导体膜与电容器绝缘膜之间的示例) 3.第二实施方式(其中底栅式晶体管具有分离区的示例) 4.第三实施方式(液晶显示单元) 5.第四实施方式(电子纸) 6.应用例 <第一实施方式> 图1示出了根据本技术的第一实施方式的显示单元(显示单元I)的截面配置。显示单元I是有源矩阵式有机EL(电致发光)显示单元，并且在基板11上具有多个晶体管1T和由晶体管1T驱动的多个有机EL元件20。在图1中，示出了对应于一个晶体管1T和一个有机EL元件20的区域(子像本文档来自技高网...

【技术保护点】
一种半导体器件，包括：晶体管，其中，所述晶体管包括：栅电极；氧化物半导体膜，所述氧化物半导体膜面向所述栅电极并且包括与所述栅电极重叠的第一重叠区；低阻抗区，所述低阻抗区设置在所述氧化物半导体膜内；以及第一分离区，所述第一分离区设置在所述低阻抗区与所述第一重叠区之间。

【技术特征摘要】
2013.03.28 JP 2013-0679831.一种半导体器件，包括: 晶体管，其中，所述晶体管包括: 栅电极； 氧化物半导体膜，所述氧化物半导体膜面向所述栅电极并且包括与所述栅电极重叠的第一重叠区； 低阻抗区，所述低阻抗区设置在所述氧化物半导体膜内；以及 第一分离区，所述第一分离区设置在所述低阻抗区与所述第一重叠区之间。2.根据权利要求1所述的半导体器件，进一步包括: 栅极绝缘膜，所述栅极绝缘膜设置在所述栅电极与所述氧化物半导体膜之间；以及第一侧壁，所述第一侧壁设置在所述栅电极的侧表面和所述栅极绝缘膜的侧表面上，并且与所述氧化物半导体膜的所述第一分离区接触。3.根据权利要求2所述的半导体器件，进一步包括第一耐蚀刻膜，所述第一耐蚀刻膜设置在所述栅电极的与所述栅极绝缘膜相对的表面上。4.根据权利要求3所述的半导体器件，其中，所述第一耐蚀刻膜对干蚀刻的耐蚀刻性高于所述栅电极的耐蚀刻性。5.根据权利要求3所述的半导体器件，其中，所述第一耐蚀刻膜具有与所述栅电极的平面形状相同的平面形状。6.根据权利要求3所述的半导体器件，其中，所述第一耐蚀刻膜包括氧化物。7.根据权利要求3所述的半导体器件，其中，所述第一耐蚀刻膜包括氧化铟锡、氧化铟锌以及氧化铟镓锌中的一种。8.根据权利要求1所述的半导体器件，其中，所述栅电极包括钛、铝或者铜、以及钥或者氮化钥。9.根据权利要求2所述的半导体器件，其中，所述第一侧壁包括氧化硅、氮氧化硅以及氮化硅中的一种或者多种。10.根据权利要求1所述的半导体器件，进一步包括: 沟道保护膜，所述沟道保护膜覆盖所述氧化物半导体膜的所述第一重叠区；以及 第二侧壁，所述第二侧壁覆盖所述沟道保护膜的侧表面。11.根据权利要求10所述的半导体器件，进一步包括设置在所述沟道保护膜的与所述氧化物半导体膜相对的表面上的第二耐蚀刻膜。12.根据权利要求1所述的半导体器件，进一步包括与所述低阻抗区接触的高阻抗膜。13.根据权利要求1所述的半导体器件，其中，所述低阻抗区包括以所述第一重叠区介于其间的方式设置的一对低阻抗区。14.根据权利要求1所述...

【专利技术属性】
技术研发人员：诸沢成浩，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP