【技术实现步骤摘要】
本专利技术涉及缓冲存储器(cache memory)。特别地,本专利技术涉及能够在不等待先前对存储器的访问的响应情况下发出后续的访问的成组相联型缓冲存储器、缓冲存储器控制单元及该缓冲存储器的控制方法。
技术介绍
缓冲存储器已被用作减少从处理器到主存储器的访问频率的措施。由于对主存储器的访问的完成时间的减少程度小于处理器的处理速度的增加程度,所以对缓冲存储器的这类使用进行了研究。主存储器的单位容量的成本相对较低,但是访问完成时间相对较长。相反地,缓冲存储器的单位容量的成本相对较高,但是访问完成时间相对较短。通过在处理器和主存储器之间设置具有缓冲存储器的等级化存储机制,能够实现成本的降低和访问完成时间的缩短。 近来,在各种包含处理器的系统中,包含多个处理器的系统正在成为主流系统。上述存储机制的等级化的发展导致了使用二级缓存或三级缓存,二级缓存或三级缓存可以是由多个处理器共用的存储器件。 当处理器访问缓冲存储器时,所期望的数据优选地存在于缓冲存储器中。然而,所期望的数据实际上可能不存在于缓冲存储器上,这导致了缓存缺失(cache miss) ...
【技术保护点】
一种缓冲存储器,其包括:标记存储部,在所述标记存储部中由被访问地址的第一地址部分查找多个索引中的一个索引,每个索引包含多个标记地址和一个暂停表示部;数据存储部,所述数据存储部用于存储与所述多个索引中的每个索引的所述多个标记地址相对应的各项数据;标记控制部,当查找到的索引中包含的所述暂停表示部指示暂停时,所述标记控制部使与所述被访问地址相关的访问进行等待,并且当所述查找到的索引中包含的所述暂停表示部指示不暂停时,所述标记控制部将所述被访问地址的不同于所述第一地址部分的第二地址部分与所述查找到的索引中包含的所述多个标记地址中的各标记地址进行比较,并检测与所述第二地址部分相一致的 ...
【技术特征摘要】
2013.03.25 JP 2013-0613601.一种缓冲存储器,其包括: 标记存储部,在所述标记存储部中由被访问地址的第一地址部分查找多个索引中的一个索引,每个索引包含多个标记地址和一个暂停表示部; 数据存储部,所述数据存储部用于存储与所述多个索引中的每个索引的所述多个标记地址相对应的各项数据; 标记控制部,当查找到的索引中包含的所述暂停表示部指示暂停时,所述标记控制部使与所述被访问地址相关的访问进行等待,并且当所述查找到的索引中包含的所述暂停表示部指示不暂停时,所述标记控制部将所述被访问地址的不同于所述第一地址部分的第二地址部分与所述查找到的索引中包含的所述多个标记地址中的各标记地址进行比较,并检测与所述第二地址部分相一致的标记地址;及 数据控制部,当所述查找到的索引中包含的所述暂停表示部指示不暂停时,所述数据控制部从所述数据存储部中选择与如下标记地址相对应的数据,该标记地址是所述查找到的索引中包含的所述多个标记地址之中的与所述第二地址部分相一致的标记地址。2.如权利要求1所述的缓冲存储器,其中, 所述暂停表示部包括读取引起暂停表示部和写入引起暂停表示部,所述读取引起暂停表示部用于表示由读取处理引起的暂停,且所述写入引起暂停表示部用于表示由写入处理引起的暂停,且 当在所述查找到的索引中所述读取引起暂停表示部和所述写入引起暂停...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。