缓冲存储器、缓冲存储器控制单元和缓冲存储器的控制方法技术

本发明专利技术涉及缓冲存储器及其控制方法以及缓冲存储器控制单元。所述缓冲存储器包括：标记存储部，在该标记存储部中由被访问地址的第一地址部分查找多个索引中的一个索引，各索引包括多个标记地址和一个暂停表示部；数据存储部；标记控制部，当查找到的索引中包含的所述暂停表示部指示暂停时，所述标记控制部使与所述被访问地址相关的访问进行等待，并且当所述查找到的索引中包含的所述暂停表示部指示不暂停时，将所述被访问地址中的不同于所述第一地址部分的第二地址部分与所述查找到的索引中包含的所述多个标记地址中的各标记地址进行比较，并检测出与所述第二地址部分相一致的标记地址；及数据控制部。根据本发明专利技术，能够以简单构造实现访问暂停。

【技术实现步骤摘要】

本专利技术涉及缓冲存储器(cache memory)。特别地,本专利技术涉及能够在不等待先前对存储器的访问的响应情况下发出后续的访问的成组相联型缓冲存储器、缓冲存储器控制单元及该缓冲存储器的控制方法。
技术介绍
缓冲存储器已被用作减少从处理器到主存储器的访问频率的措施。由于对主存储器的访问的完成时间的减少程度小于处理器的处理速度的增加程度，所以对缓冲存储器的这类使用进行了研究。主存储器的单位容量的成本相对较低，但是访问完成时间相对较长。相反地，缓冲存储器的单位容量的成本相对较高，但是访问完成时间相对较短。通过在处理器和主存储器之间设置具有缓冲存储器的等级化存储机制，能够实现成本的降低和访问完成时间的缩短。 近来，在各种包含处理器的系统中，包含多个处理器的系统正在成为主流系统。上述存储机制的等级化的发展导致了使用二级缓存或三级缓存，二级缓存或三级缓存可以是由多个处理器共用的存储器件。 当处理器访问缓冲存储器时，所期望的数据优选地存在于缓冲存储器中。然而，所期望的数据实际上可能不存在于缓冲存储器上，这导致了缓存缺失(cache miss)。在这样的情况下，当缓冲存储器是比主存储器更靠近处理器的一级时，发生了从缓冲存储器到主存储器的访问。 在多个处理器共用缓冲存储器的情况下，出现了这样的问题:在对主存储器的这样的访问期间，整个系统如何高效地进行处理直到完成访问而不中断操作。可采用下列途径来解决上述问题。 (I)当对该缓冲存储器的后续访问导致缓存命中(cache hit)时,继续此处理(缺失命中，hit under miss)。 (2)除(I)之外，当对该缓冲存储器的后续访问导致缓存缺失时，也继续此处理(缺失下缺失，miss under miss)。 当试图实现这样的缺失命中或缺失下缺失时，必须暂停对该缓存线的访问直到完成因缓存缺失而产生的填充或回写处理。因而，在先前提出的缓冲存储器中，为了使缓存线暂停直到完成填充处理，为各缓存线设置有例如用于表明访问是否暂停的标记(例如，日本待审查专利申请H6-149673和2010-033480)。
技术实现思路
在上述现有的方式中，通过为各缓冲线设置标记来暂停对相关缓存线的访问。然而，当组合提供这样的标记、有效和脏管理以及缓存线选择控制时，电路规模增大，且这类功能的校验不利地变得复杂。 因此，期望以简单构造实现缓冲存储器中的访问暂停。 本专利技术的实施例提供了一种缓冲存储器，其包括:标记存储部，在所述标记存储部中由被访问地址的第一地址部分查找多个索引中的一个索引，每个索引包含多个标记地址和一个暂停表示部；数据存储部，所述数据存储部用于存储与所述多个索引中的每个索引的所述多个标记地址相对应的各项数据；标记控制部，当查找到的索引中包含的所述暂停表示部指示暂停时，所述标记控制部使与所述被访问地址相关的访问进行等待，并且当所述查找到的索引中包含的所述暂停表示部指示不暂停时，所述标记控制部将所述被访问地址的不同于所述第一地址部分的第二地址部分与所述查找到的索引中包含的所述多个标记地址中的各标记地址进行比较，并检测与所述第二地址部分相一致的标记地址；以及数据控制部，当所述查找到的索引中包含的所述暂停表示部指示不暂停时，所述数据控制部从所述数据存储部中选择与如下标记地址相对应的数据，该标记地址是所述查找到的索引中包含的所述多个标记地址之中的与所述第二地址部分相一致的标记地址。因此，提供了通过参照所述查找到的索引中包含的所述暂停表示部来确定是否使所述缓冲存储器的处理进行等待的功能。 有利地，所述暂停表示部可以包括读取引起暂停表示部和写入引起暂停表示部，所述读取引起暂停表示部用于表示由读取处理引起的暂停，且所述写入引起暂停表示部用于表示由写入处理引起的暂停，且当在所述查找到的索引中所述读取引起暂停表示部和所述写入引起暂停表示部中的一者或两者指示暂停时，所述标记控制部使与所述被访问地址相关的所述访问进行等待。因此，提供了将引起暂停的处理分离的功能。 有利地，所述缓冲存储器可以是由多个主机共用的公用缓冲存储器。 本专利技术的实施例提供了一种缓冲存储器控制单元，其包括:标记存储部，在所述标记存储部中由被访问地址的第一地址部分查找多个索引中的一个索引，每个索引包含多个标记地址和一个暂停表示部；及标记控制部，当查找到的索引中包含的所述暂停表示部指示暂停时，所述标记控制部使与所述被访问地址相关的访问进行等待，并且当所述查找到的索引中包含的所述暂停表示部指示不暂停时，所述标记控制部将所述被访问地址的不同于所述第一地址部分的第二地址部分与所述查找到的索引中包含的所述多个标记地址中的各标记地址进行比较，并检测与所述第二地址部分相一致的标记地址。因此，提供了通过参照所述查找到的索引中包含的所述暂停表示部来确定是否使访问进行等待的功能。 本专利技术的实施例提供了一种控制缓冲存储器的方法，所述缓冲存储器标包括记存储部，在所述标记存储部中由被访问地址的第一地址部分查找多个索引中的一个索引，每个索引包含多个标记地址和一个暂停表示部，所述方法包括:当查找到的索引中包含的所述暂停表示部指示暂停时，使与所述被访问地址相关的访问进行等待；及当所述查找到的索引中包含的所述暂停表示部指示不暂停时，将所述被访问地址的不同于所述第一地址部分的第二地址部分与所述查找到的索引中包含的所述多个标记地址中的各标记地址进行比较，并检测与所述第二地址部分相一致的标记地址。因此，提供了通过参照所述查找到的索引中包含的所述暂停表示部来确定是否使访问进行等待的功能。 根据上述实施例中的任何实施例，提供了以简单构造在所述缓冲存储器中实现访问暂停的出色效果。 应当理解，前面的一般性说明和下面的详细说明都是示例性的，且旨在提供对所要求保护的专利技术的进一步说明。 【附图说明】 所包含的附图提供了对本专利技术的进一步理解，并被合并到说明书中以作为说明书的一部分。附图图示了本专利技术的实施例，并与说明书一起用于说明本专利技术的技术原理。 图1图示了本专利技术实施例中的信息处理系统的构造示例。 图2图示了本专利技术实施例中的二级缓存200的功能构造示例。 图3图示了本专利技术实施例中的二级缓存200的电路构造示例。 图4图示了本专利技术实施例中的标记存储部220的构造示例。 图5图示了本专利技术实施例中的二级缓存200的处理过程示例。 图6图示了本专利技术实施例中的二级缓存200响应于读取指令的状态转换示例。 图7图示了本专利技术实施例中的二级缓存200响应于写入指令的状态转换示例。 图8图示了本专利技术实施例中的二级缓存200响应于填充指令的状态转换示例。 图9图示了本专利技术实施例中的二级缓存200响应于刷新指令地址型的状态转换示例。 图10图示了本专利技术实施例中的二级缓存200响应于刷新指令索引型的状态转换示例。 图11图示了本专利技术实施例中的二级缓存200响应于无效指令地址型的状态转换示例。 图12图示了本专利技术实施例中的二级缓存200响应于无效指令索引型的状态转换示例。 图13图示了本专利技术实施例中的二级缓存200响应于刷新和无效指令地址型的状态转换示例。 图14图示了本专利技术实施例中的二级缓存200响应于刷新和无效指令索引本文档来自技高网...

【技术保护点】
一种缓冲存储器，其包括：标记存储部，在所述标记存储部中由被访问地址的第一地址部分查找多个索引中的一个索引，每个索引包含多个标记地址和一个暂停表示部；数据存储部，所述数据存储部用于存储与所述多个索引中的每个索引的所述多个标记地址相对应的各项数据；标记控制部，当查找到的索引中包含的所述暂停表示部指示暂停时，所述标记控制部使与所述被访问地址相关的访问进行等待，并且当所述查找到的索引中包含的所述暂停表示部指示不暂停时，所述标记控制部将所述被访问地址的不同于所述第一地址部分的第二地址部分与所述查找到的索引中包含的所述多个标记地址中的各标记地址进行比较，并检测与所述第二地址部分相一致的标记地址；及数据控制部，当所述查找到的索引中包含的所述暂停表示部指示不暂停时，所述数据控制部从所述数据存储部中选择与如下标记地址相对应的数据，该标记地址是所述查找到的索引中包含的所述多个标记地址之中的与所述第二地址部分相一致的标记地址。

【技术特征摘要】
2013.03.25 JP 2013-0613601.一种缓冲存储器，其包括: 标记存储部，在所述标记存储部中由被访问地址的第一地址部分查找多个索引中的一个索引，每个索引包含多个标记地址和一个暂停表示部； 数据存储部，所述数据存储部用于存储与所述多个索引中的每个索引的所述多个标记地址相对应的各项数据； 标记控制部，当查找到的索引中包含的所述暂停表示部指示暂停时，所述标记控制部使与所述被访问地址相关的访问进行等待，并且当所述查找到的索引中包含的所述暂停表示部指示不暂停时，所述标记控制部将所述被访问地址的不同于所述第一地址部分的第二地址部分与所述查找到的索引中包含的所述多个标记地址中的各标记地址进行比较，并检测与所述第二地址部分相一致的标记地址；及 数据控制部，当所述查找到的索引中包含的所述暂停表示部指示不暂停时，所述数据控制部从所述数据存储部中选择与如下标记地址相对应的数据，该标记地址是所述查找到的索引中包含的所述多个标记地址之中的与所述第二地址部分相一致的标记地址。2.如权利要求1所述的缓冲存储器，其中， 所述暂停表示部包括读取引起暂停表示部和写入引起暂停表示部，所述读取引起暂停表示部用于表示由读取处理引起的暂停，且所述写入引起暂停表示部用于表示由写入处理引起的暂停，且 当在所述查找到的索引中所述读取引起暂停表示部和所述写入引起暂停...

【专利技术属性】
技术研发人员：平尾太一，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP