本发明专利技术能够适用于将多个写入数据突发写入的情况，而且提高数据的传输效率。缓冲存储器装置（１００）按照由多个处理器（１０）各自发出的存储器访问请求，在多个处理器（１０）与主存储器（２０）之间传输数据，该缓冲存储器装置具有：多个缓冲存储器（１５０），保存与由对应的处理器发出的写请求相对应的写入数据；存储器访问信息获取部（１１０），获取表示存储器访问请求的性质的存储器访问信息；判定部（１２０），判定由存储器访问信息获取部（１１０）获取的存储器访问信息表示的性质是否满足预先设定的条件；以及控制部（１３０），在判定为满足所述条件的情况下，将在多个缓冲存储器（１５０）之中、与条件对应的缓冲存储器中保存的数据转出到主存储器（２０）。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，尤其涉及将从处理器输出的数据暂时保存在缓冲存储器中，将所保存的数据转出(清除掃t出t/flush)到主存储器的。
技术介绍
近年来，为了使从微处理器向主存储器的存储器访问高速化，例如，采用由 SRAM (Static Random Access Memory :静态随机存取存储器)等构成的、能够快速动作的小容量的高速缓冲存储器(cache memory) 0例如，将高速缓冲存储器配置在微处理器的内部或者其附近，将在主存储器中保存的数据的一部分存储在高速缓冲存储器中，由此能够使存储器访问高速化。过去，公开了高速缓冲存储器具有用于暂时保存写入数据的缓冲存储器的一例即 STB (Store Buffer 存储缓冲器)的技术(参照专利文献1)。图18是表示现有的存储器系统的概况的框图。该图所示的存储器系统具有处理器310、主存储器320和高速缓存(cache) 330。高速缓存330具有STB331。在该图所示的存储器系统中，高速缓存330在向连续的地址进行写入数据的写入的情况下，将从处理器310发送来的写入数据合并，并暂时保存在STB331中。并且，高速缓存330将所保存的数据突发写入(burst write)到主存储器320中。例如，假设主存储器320与高速缓存330之间的数据总线宽度为1 字节。在此， 说明处理器310将多个4字节的写入数据写入主存储器320内的连续的地址所表示的连续区域中的情况。高速缓存330将4字节的写入数据合并，并保存在STB331中。并且，在被保存在STB331中的数据的大小(size)达到1 字节的情况下，高速缓存330将1 字节的数据突发写入到主存储器320中。如上所述，在现有的存储器系统中，将大小较小的写入数据合并，并且暂时保存， 将通过合并而得到的大小较大的数据突发写入到主存储器中。由此，能够有效利用数据总线等，能够提高存储器传输效率。现有技术文献专利文献专利文献1 日本特开2006-260159号公报专利技术概要专利技术要解决的问题但是，根据上述现有技术存在以下所述的问题。发出写请求的线程或者处理器等主机(master)有多个，在将来自多个主机的写入数据合并后保存的情况下，即，在属于多线程或者多处理器等多主机的情况下，对在缓冲存储器中保存的写入数据是基于由哪个主机发出的写请求的写入数据加以管理是很难的。另外，在由不同的主机执行相同线程的情况下等，将不能保持数据的一致性(coherence)。如上所述，现有的存储器系统存在如下问题，即对于将与由多个主机发出的写请求相对应的写入数据合并，并突发传输(burst transfer)所合并的写入数据的情况，不能适用。
技术实现思路
本专利技术就是为了解决上述问题而提出的，其目的在于，提供一种缓冲存储器装置、 存储器系统及数据传输方法，能够适用于将多个写入数据突发写入的情况，而且提高数据的传输效率。解决技术问题的手段为了解决上述问题，本专利技术的缓冲存储器装置，按照由多个处理器中的各个处理器发出的包括写请求或者读请求的存储器访问请求，在所述多个处理器与主存储器之间传输数据，所述缓冲存储器装置具有多个缓冲存储器，与所述多个处理器中的各个处理器分别对应，保存与由对应的处理器发出的写请求相对应的写入数据；存储器访问信息获取部， 获取表示所述存储器访问请求的性质的存储器访问信息；判定部，判定由所述存储器访问信息获取部获取的存储器访问信息表示的性质是否满足预先设定的条件；以及控制部，在由所述判定部判定为所述存储器访问信息表示的性质满足所述条件的情况下，将在所述多个缓冲存储器之中、与所述条件相对应的缓冲存储器中保存的数据转出到所述主存储器。由此，与多个处理器分别对应地设置缓冲存储器，而且根据规定的条件控制从缓冲存储器进行的数据的转出，由此能够容易进行从多个处理器输出的写入数据的管理、例如数据的一致性的保持等，并提高数据的传输效率。具体地讲，本专利技术的缓冲存储器装置具有将写入数据合并的功能，设置进行合并用的缓冲存储器，将合并后的数据突发传输给缓冲存储器，由此提高数据的传输效率。此时，设定用于确定在哪个定时从缓冲存储器转出数据的条件，所以能够在必要时或者为了保持一致性而执行数据的转出，因而能够提高数据的传输效率。并且，也可以是，所述多个处理器是多个物理处理器，所述多个缓冲存储器分别与所述多个物理处理器中的各个物理处理器对应，保存与由对应的物理处理器发出的写请求相对应的写入数据，所述存储器访问信息获取部获取表示发出了所述存储器访问请求的逻辑处理器及物理处理器的处理器信息，作为所述存储器访问信息，在与如下写请求相对应的写入数据被保存在所述多个缓冲存储器中的任意一个缓冲存储器中的情况下，所述判定部判定为满足所述条件，其中该写请求是由与所述处理器信息表示的物理处理器不同的物理处理器、而且是与所述处理器信息表示的逻辑处理器相同的逻辑处理器以前发出的写请求，在由所述判定部判定为满足所述条件的情况下，所述控制部将在满足所述条件的缓冲存储器中保存的数据转出到所述主存储器。由此，在产生了由不同的物理处理器、且相同的逻辑处理器发出的访问请求的情况下，将与以前发出的写请求对应的数据写入到主存储器中，由此能够保持数据的一致性。 因为在存储器访问请求是由相同的逻辑处理器、但却是不同的物理处理器发出的情况下， 有可能在不同的缓冲存储器中保存了从相同逻辑处理器输出的数据，在这种情况下，将不能保持各个缓冲存储器之间的数据的一致性。通过将在缓冲存储器中保存的数据转出到主存储器中，能够消除缓冲存储器之间的数据的一致性的问题。并且，也可以是，所述判定部还判定所述存储器访问信息中是否包含命令信息，该命令信息用于将在至少一个所述缓冲存储器中保存的数据转出到所述主存储器，在由所述判定部判定为在所述存储器访问信息中包含所述命令信息的情况下，所述控制部还将在所述命令信息表示的缓冲存储器中保存的数据转出到所述主存储器。由此，能够容易根据来自处理器的指示将在缓冲存储器中保存的数据转出到主存储器中，能够将主存储器的数据更新为最新的数据。并且，也可以是，所述命令信息是用于将在所述多个缓冲存储器的全部缓冲存储器中保存的数据转出到所述主存储器的信息，在由所述判定部判定为在所述存储器访问信息中包含所述命令信息的情况下，所述控制部还将在所述多个缓冲存储器的全部缓冲存储器中保存的数据转出到所述主存储器。由此，能够将全部缓冲存储器的数据转出到主存储器，能够将主存储器的全部数据更新为最新的数据。并且，也可以是，在由所述判定部判定为在所述存储器访问信息中包含所述命令信息的情况下，所述控制部将在与发出了该存储器访问请求的处理器相对应的缓冲存储器中保存的数据转出到所述主存储器。由此，能够只指定规定的缓冲存储器，而将在该缓冲存储器中保存的数据转出到主存储器。因此，例如，能够将接下来处理器预定读出的数据等保存在主存储器中，而不是缓冲存储器中。并且，也可以是，所述主存储器包括多个属于可高速缓存属性和不可高速缓存属性中的任意一个属性的区域，所述存储器访问信息获取部还获取表示所述存储器访问请求中包含的地址示出的区域的属性的属性信息、和表示发出了该存储器访问请求的处理器的处理器信息，作为所述存储器访问信息，所述判定部还判定所述本文档来自技高网...
【技术保护点】
１．一种缓冲存储器装置，按照由多个处理器中的各个处理器发出的包括写请求或者读请求的存储器访问请求，在所述多个处理器与主存储器之间传输数据，所述缓冲存储器装置具有：多个缓冲存储器，与所述多个处理器中的各个处理器分别对应，保存与由对应的处理器发出的写请求相对应的写入数据；存储器访问信息获取部，获取表示所述存储器访问请求的性质的存储器访问信息；判定部，判定由所述存储器访问信息获取部获取的存储器访问信息表示的性质是否满足预先设定的条件；以及控制部，在由所述判定部判定为所述存储器访问信息表示的性质满足所述条件的情况下，将在所述多个缓冲存储器之中、与所述条件相对应的缓冲存储器中保存的数据转出到所述主存储器。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：礒野贵亘，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。