用于过采样数据转换器的系统和方法技术方案

一种用于过采样数据转换器的系统和方法。根据实施例，电路包括：振荡器，该振荡器具有取决于输入信号的振荡频率；数字累加器，该数字累加器具有耦合到振荡器的输出的第一输入；数模转换器（DAC），该数模转换器耦合到数字累加器的输出；模拟回路滤波器，该模拟回路滤波器耦合到数模转换器的输出；以及比较电路，该比较电路具有耦合到模拟回路滤波器的输出以及耦合到数字累加器的第二输入的输出。

【技术实现步骤摘要】
用于过采样数据转换器的系统和方法
本专利技术总体上涉及半导体电路和方法，并且更具体地，涉及用于过采样数据转换器的系统和方法。
技术介绍
音频麦克风在诸如蜂窝电话、数字音频记录器、个人计算机和电话会议系统的各种消费应用中广泛地使用。具体地，较低成本的驻极体电容麦克风（ECM）在大量生产的对成本敏感的应用中使用。ECM麦克风通常包括被安装在具有声音端口和电输出端子的小封装中的驻极体材料膜。驻极体材料被粘附到隔膜（diaphragm）或者本身构成隔膜。多数ECM麦克风还包括前置放大器，该前置放大器可以与诸如手机的目标应用内的音频前端放大器对接。另一类型的麦克风是微电子机械系统（MEMS）麦克风，其可以被实现为直接蚀刻到集成电路上的压敏隔膜。在以小形状因子的封装实现MEMS麦克风的应用诸如智能电话或平板计算机中，MEMS麦克风通常耦合到集成电路，该集成电路对MEMS麦克风进行偏置，对MEMS麦克风的输出进行放大，并且对MEMS麦克风的电输出执行模数转换。这些功能中的每一个都消耗功率，并且可能消耗宝贵的芯片和/或板面积。然而，还有情况是小的形状因子应用通常是对功耗敏感的低功率，由电池操作的设备。为了保持长的电池寿命，MEMS麦克风的功耗、其板级音频接口及其电气组件的大小被最小化以便于保存电池寿命并且保持小的形状因子。
技术实现思路
根据实施例，电路包括：振荡器，该振荡器具有取决于输入信号的振荡频率；数字累加器，该数字累加器具有耦合到振荡器的输出的第一输入；数模转换器（DAC），该数模转换器耦合到数字累加器的输出；模拟回路滤波器，该模拟回路滤波器耦合到数模转换器的输出；以及比较电路，该比较电路具有耦合到模拟回路滤波器的输出的输入以及耦合到数字累加器的第二输入的输出。附图说明为了更完整地理解本专利技术及其优点，现在结合附图来参考下面的描述，在附图中：图1图示了基于一阶振荡器的西格玛德尔塔调制器的常规配置；图2图示了基于常规一阶振荡器的西格玛德尔塔调制器的频谱输出；图3a-b图示了实施例相位基准积分器的框图和关联的频谱图；图4a-b图示了实施例数据转换器，并且图4b图示了常规数据转换器；图5a-b图示了实施例数据转换器和常规数据转换器的输出的频谱图；图6图示了实施例数据累加器的框图；图7a-c图示了实施例循环计数器，图7b图示了实施例减法单元，并且图7c图示了实施例计数器；图8图示了实施例数据转换器的电路误差模型；图9图示了对DAC不匹配进行建模的实施例数据转换器的输出的频谱图；图10图示了针对实施例数据转换器和常规数据转换器的将峰值SNR关于抖动变化进行比较的图；图11图示了常规麦克风系统；图12a-b图示了实施例麦克风接口电路的框图；图13a-c图示了实施例振荡器核心以及图示其操作的波形图；图14图示了另一实施例的数据转换器电路；图15a-e图示了实施例数据转换器电路的电路图；以及图16图示了实施例调制器的框图。不同的附图中的相应附图标记和符号通常指相应的部件，除非另有指示。附图被绘制为清楚地图示优选实施例的相关方面并且不必按比例绘制。为了更清楚地图示某些实施例，指示相同结构的、材料或工艺步骤的变化的字母可能跟随图号。具体实施方式以下具体讨论本优选实施例的制造和使用。然而，应当理解，本专利技术提供了可以在广泛各种具体背景中实现的很多适当的专利技术性原理。所讨论的具体实施例仅说明了用于制造和使用本专利技术的具体方法，并且不限制本专利技术的范围。本专利技术将在具体上下文中关于实施例来进行描述，即用于诸如MEMS传感器或麦克风的电容性信号源以及诸如压力传感器和加速度计的电容性传感器的过采样数据转换系统和方法。然而，本专利技术还可以应用于其他类型的电路和系统，诸如基于振荡器的传感器（R、L、C）、音频系统、通信系统、传感器系统以及与频率编码信号对接的其他系统。在一个实施例中，振荡器被用作西格玛德尔塔调制器的初始积分器，并且在振荡器之后使用持续时间回路滤波器，以便于实现回路阶和相应的任何程度的噪声整形。在一些实施例中，使用具有固有噪声整形误差和非理想型的数字异步逻辑。本专利技术的实施例的讨论开始于首先分析在变换成脉冲密度调制（PDM）并且不执行采样时的振荡器输出的频谱。接下来，描述利用具有异步计数器的嵌入式PDM编码器的实施例积分器，以及如何与模拟回路滤波器一同使用这样的实施例积分器以实现高阶西格玛德尔塔调制器。最后，描述了实施例西格玛德尔塔调制器被配置为耦合到电容性麦克风和传感器的系统。图1描绘了基于一阶振荡器的西格玛德尔塔调制器100的常规配置，在该调制器100中，输入信号x(t)调制振荡器102的频率。信号x(t)可以是电压，如在VCO的情况下，或者是电容性或电感性传感器中的电抗变化。该振荡器的相位Ф(t)与x(t)的积分成正比，并且振荡器方波输出的边沿ya(t)表示Ф(t)与2π倍的交叉。如果f0被定义为静态振荡频率，并且Δf被定义为最大频移，则相位信号是：在图1中，信号ya(t)使用采样器104被锁定在采样速率fs处，并且用微分器106来进行微分以产生单个比特位的、一阶的、噪声整形输出yd[n]。作为采样的替代，如果使用块108利用在ya(t)的每个上升沿生成狄拉克德尔塔函数，并且得到信号q(t)：信号q(t)符合在Samplingbasedontiming:Timeencodingmachinesonshift-invariantSubspaces,byGontier,etal.,arXiv:1108.3149中描述的积分时间编码机（TEM）的定义，其证明了在某些的条件下，可以仅使用在采样集合S中提供的定时信息来完美地重新构建x(t)。由Gontier提出的解码算法具有递归性。如果x(t)具有有限的带宽B，则q(t)的频谱包含x(t)，并且在振荡频率处出现经调制的信号音。假定振荡器102的静态振荡频率f0和频率偏移Δf符合某些限制，可以使用低通滤波器来恢复x(t)的近似。由Gontier描述的允许x(t)的重新构建的条件是等式（2）的采样集合S的密度至少等于2B，针对x(t)的奈奎斯特采样速率。然后，q(t)中的充分的采样密度可以通过下述条件来确保图2示出了当对图1的振荡器102施加-6dBfs幅度的1.2KHz的正弦波时，使得f=60KHz并且Δf=20KHz的q(t)的频谱。可以看出，当在f0处的经调制的振荡的边带与x(t)分离时，可以通过低通滤波从q(t)中提取x(t)。这些边带由在输入信号附近高度衰减的振荡频率周围的信号音组成。应当注意，由于与信号yd[n]的差异具有离散的幅度，但在时间上没有量化（采样），在q(t)处不执行量化。在一些实施例中，q(t)可以被视作是脉冲密度调制（PDM）信号。如果使用连续时间积分器来对信号q(t)进行积分，则q(t)中存在的每个狄拉克德尔塔将导致移位到tk的单位阶跃函数。得到的信号p(t)是：假定在q(t)中的经调制的振荡和基带信号x(t)之间的频率间隔和积分函数（4）线性，可以预期p(t)还包含对x(t)的积分的准确近似，除了增益因子GΔf并且随着时间Gf0t线性增长的因子。因此，p(t)是Ф(t)的近似。图3a图示了可以用于生成p(t)的实施例相位基准积分器200。在该示例中，在没有物理地生本文档来自技高网...

【技术保护点】
一种电路，包括：振荡器，所述振荡器具有取决于输入信号的振荡频率；数字累加器，所述数字累加器具有耦合到所述振荡器的输出的第一输入；数模转换器（DAC），所述数模转换器（DAC）耦合到所述数字累加器的输出；模拟回路滤波器，所述模拟回路滤波器耦合到所述数模转换器的输出；以及比较电路，所述比较电路具有耦合到所述模拟回路滤波器的输出的输入以及耦合到所述数字累加器的第二输入的输出。

【技术特征摘要】
2013.03.13 US 13/799,8051.一种半导体电路，包括：振荡器，所述振荡器具有取决于输入信号的振荡频率；数字累加器，所述数字累加器具有耦合到所述振荡器的输出的第一输入；数模转换器(DAC)，所述数模转换器(DAC)耦合到所述数字累加器的输出；模拟回路滤波器，所述模拟回路滤波器耦合到所述数模转换器的输出；以及比较电路，所述比较电路具有耦合到所述模拟回路滤波器的输出的输入以及耦合到所述数字累加器的第二输入的输出。2.根据权利要求1所述的电路，其中，所述输入信号包括声音信号。3.根据权利要求1所述的电路，其中：所述振荡器被配置成耦合到MEMS麦克风；并且所述振荡器频率取决于所述MEMS麦克风的电容。4.根据权利要求1所述的电路，其中：所述数字累加器被配置成，当所述振荡器的所述输出经历逻辑转换时，在第一方向上递增；并且所述数字累加器被配置成，当所述比较电路的所述输出处于第一状态时，在与所述第一方向相反的第二方向上递增。5.根据权利要求4所述的电路，其中：所述数字累加器被配置成，当所述比较电路的所述输出处于所述第一状态时，在所述第二方向上递增第一量；并且所述数字累加器被配置成，当所述比较电路的所述输出处于第二状态时，在所述第二方向上递增第二量。6.根据权利要求4所述的电路，其中：所述数字累加器被配置成，当所述振荡器的所述输出经历逻辑转换时，在所述第一方向上异步地递增；并且所述数字累加器被配置成，当所述比较电路的所述输出处于所述第一状态时，在具有固定频率的时钟信号的边沿处在所述第二方向上同步地转换。7.根据权利要求1所述的电路，其中，所述数字累加器包括：第一环形计数器，所述第一环形计数器被配置成，当所述振荡器的所述输出经历逻辑转换时，异步地递增；以及第二环形计数器，所述第二环形计数器被配置成，当所述比较电路的所述输出处于第一状态时递增。8.根据权利要求7所述的电路，其中，所述DAC包括：多个第一电流源，其中，所述多个第一电流源中的每一个第一电流源具有控制输入，所述控制输入耦合到所述第一环形计数器的相应输出比特位和所述DAC的所述输出，并且所述多个第一电流源中的每一个第一电流源具有第一电流极性；以及多个第二电流源，其中，所述多个第一电流源中的每一个第一电流源具有控制输入，所述控制输入耦合到所述第二环形计数器的相应输出比特位和所述DAC的所述输出，并且所述多个第二电流源中的每一个第二电流源具有与所述第一电流极性相反的第二电流极性。9.根据权利要求1所述的电路，其中，所述模拟回路滤波器包括积分器。10.根据权利要求1所述的电路，其中，所述模拟回路滤波器包括至少2的阶数。11.根据权利要求1所述的电路，进一步包括数字抽取器，所述数字抽取器具有耦合到所述比较电路的所述输出的输入。12.根据权利要求1所述的电路，其中，所述比较电路包括比较器。13.根据权利要求12所述的电路，其中，所述比较器包括多比特比较器。14.一种半导体集成电路，包括：振荡器核心电路，所述振荡器核心电路包括被配置为耦合到电容性感测元件的接口，其中，所述振荡器核心电路被配置为提供具有取决于所述电容性感测元件的电容的频率的振荡信号；数字累加器，所述数字累加器具有耦合到所述振荡器的输出的第一输入；数模转换器(DAC)，所述数模转换器(DAC)耦合到所述数字累加器的输出；模拟回路滤波器，所述模拟回路滤波器耦合到所述数模转换器的输出；以及比较器，所述比较器具有耦合到所述模拟回路滤波器的输出的输入，以及耦合到所述数字累加器的第二输入的输出。15.根据权利要求14所述的集成电路，进一步包括所述电容性感测元件。16.根据权利要求14所述的集成电路，其中，所述电容性感测元件包括MEMS麦克风传感器。17.根据权利要求14所述的集成电路，其中，所述数字累加器被配置为，当所述振荡器核心电路的所述输出经历逻辑转换时，以第一方式异步地改变状态；并且所述数字累加器被配置为，当所述比较器的所述输出处于第一状态时，在具有固定频率的时钟信号的边沿处以第二方式同步地改变状态。18.根据权利要求14所述的集成电路，其中，所述数字累加器包括：第一环形计数器，所述第一环形计数器被配置为当所述振荡器核心电路的所述输出经历逻辑转换时异步地递增；以及第二环形计数器，所述第二环形计数器被配置为当所述比较器的所述输出处于第一状态时递增。19.根据权利要求18所述的集成电路，其中，所述DAC包括：多个第一电流源，其中，所述多个第一电流源中的每一个第一电流源具有控制输入，所述控制输入耦合到所述第一环形计数器的相应输出比特位和所述DAC的所述输出，并且所述多个第一电流源中的每一个第一电流源具...

【专利技术属性】
技术研发人员：A·韦斯鲍尔，D·斯特雷尤斯尼格，L·赫南德兹，F·卡得斯，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT