本发明专利技术涉及一种接收器以及发射和接收系统。接收器由以下组成：接收时钟信号的接收器侧放大器；接收数据信号的接收器侧放大器；通过延迟时钟信号和数据信号，生成调整延迟时钟信号和调整延迟数据信号的可变延迟电路；与调整延迟时钟信号同步地锁存调整延迟数据信号的锁存电路部；以及偏移检测电路，其通过和相对于时钟信号具有不同延迟时间的第一时钟信号至第N时钟信号（N是等于或大于2的整数）同步地锁存作为数据信号被传输的特定数据序列，生成偏移检测数据。根据所述偏移检测数据，来控制可变延迟电路中的延迟时间。
【技术实现步骤摘要】
【专利摘要】本专利技术涉及一种接收器以及发射和接收系统。接收器由以下组成：接收时钟信号的接收器侧放大器；接收数据信号的接收器侧放大器；通过延迟时钟信号和数据信号，生成调整延迟时钟信号和调整延迟数据信号的可变延迟电路；与调整延迟时钟信号同步地锁存调整延迟数据信号的锁存电路部；以及偏移检测电路，其通过和相对于时钟信号具有不同延迟时间的第一时钟信号至第N时钟信号（N是等于或大于2的整数）同步地锁存作为数据信号被传输的特定数据序列，生成偏移检测数据。根据所述偏移检测数据，来控制可变延迟电路中的延迟时间。【专利说明】接收器以及发射和接收系统
本专利技术涉及一种接收器以及发射和接收系统，具体地涉及一种通过不同的线路发射时钟信号和数据信号的发射和接收系统和在其中使用的接收器。
技术介绍
在将数据从发射器发射到接收器的发射和接收系统中使用的数据通信方法之一是，通过不同的线发射时钟信号和数据信号的方法。例如，MIPI标准(移动行业处理器接口)的通信(例如，MIPI DSI和MIPI D-PHY)符合这样的数据通信方法。例如，MIPI D-PHY被用于对面板显示单元的驱动器IC的高速数据通信，并且随着近年来对高分辨率面板的显示面板的发展，需要在MIP1-D-PHY的数据通信中进一步加快速度。当要以通过不同的线路发射时钟信号和数据信号的数据通信方法增加通信速度时的一个问题是在时钟信号和数据信号之间偏移出现。在高速通信的情况下，偏移的问题能够变成非常重要的问题。例如，基于MIPI D-PHY标准的发射和接收系统中以1.5Gbps的速度的通信中的偏移的允许范围对于数十至数百个Ps来说是非常小的。例如，在日本专利公开(JPH05-110550A,JP H10-164037A 以及 JP2004-236019A)中已知取消偏移的技术。然而，根据专利技术人的研究，存在改进取消偏移的这些技术的空间。引用列表 JP H05-110550A JP HlO-1MO37A JP2004-236019A
技术实现思路
因此，本专利技术的一个目的是为了提供一种在通过不同的线路发射时钟信号和数据信号的发射和接收系统中取消偏移的技术。根据本专利技术的一个方面，在接收器中，第一接收部被配置成接收外部时钟信号并且输出时钟信号，并且第二接收部被配置成接收外部数据信号并且输出数据信号。可变延迟电路被配置成通过延迟时钟信号和数据中的至少一个生成调整延迟的时钟信号和调整延迟的数据信号，并且锁存电路部被配置成与调整延迟的时钟信号同步地锁存调整延迟的数据信号以输出输出数据信号。偏移检测电路，所述偏移检测电路被配置成和相对于所述时钟信号具有不同延迟时间的第一至第N时钟信号(N是等于或大于2的整数)同步地锁存作为所述数据信号或通过延迟所述数据信号得到的延迟数据信号被传输的特定数据序列来生成偏移检测数据，以及基于所述偏移检测数据，控制所述可变延迟电路来调整所述至少一个信号的延迟时间。根据本专利技术的另一方面，在接收器中，第一接收部被配置成接收外部时钟信号并且输出时钟信号，并且第二接收部被配置成接收外部数据信号并且输出数据信号。可变延迟电路被配置成通过延迟时钟信号和数据信号中的至少一个生成调整延迟的时钟信号和调整延迟的数据信号，并且锁存电路部被配置成与调整延迟的时钟信号同步地锁存调整延迟的数据信号以生成输出数据信号。偏移检测电路，所述偏移检测电路被配置成通过与所述时钟信号或通过延迟所述时钟信号得到的延迟时钟信号同步地锁存以相对于所述数据信号具有不同延迟时间的第一至第N数据信号(N是等于或大于2的整数)传输的特定数据序列，生成偏移检测数据，以及基于所述偏移检测数据，控制所述至少一个信号的延迟时间。根据本专利技术的又一方面，一种发射和接收系统，其包括发射器和接收器，所述接收器被配置成接收来自所述发射器的外部时钟信号和外部数据信号。接收器具有在上面提及的配置。根据实施例，基于MIPID-PHY标准执行从发射器到接收器的外部时钟信号和外部数据信号的传输，并且特定的数据序列是被包含在HY-SYNC代码中的数据序列。提供这样一种技术，根据本专利技术，用以取消在通过不同的线路发射时钟信号和数据信号的发射和接收系统中的偏移。【专利附图】【附图说明】图1是示出根据本专利技术的实施例的发射和接收系统的配置的框图；图2是示出HS-SYNC代码的图；图3是示出实施例中的发射和接收系统的操作的时序图；图4是示出实施例中的发射和接收系统的操作的修改示例的时序图；图5是示出实施例中的发射和接收系统的操作的另一修改示例的时序图；图6A是示出实施例中的发射和接收系统的操作的另一修改示例的时序图；图6B是示出实施例中的发射和接收系统的操作的另一修改示例的时序图；图7是示出根据另一实施例的发射和接收系统的配置的框图；图8是示出根据另一实施例的发射和接收系统的配置的框图；图9是示出根据另一实施例的发射和接收系统的配置的框图；图10是示出根据另一实施例的发射和接收系统的配置的框图；图11是示出示例性实施例1中的可变延迟电路、锁存电路以及偏移检测电路的配置的框图；图12是示出在示例性实施例1中的偏移检测电路的操作的时序图；图13是示出示例性实施例2中的可变延迟电路、锁存电路以及偏移检测电路的配置的框图；图14是示出示例性实施例3中的可变延迟电路、锁存电路以及偏移检测电路的配置的框图；图15是示出示例性实施例4中的可变延迟电路、锁存电路以及偏移检测电路的配置的框图；图16是示出示例性实施例5中的偏移检测电路的操作的时序图；图17是示出示例性实施例5中的可变延迟电路、锁存电路以及偏移检测电路的配置的框图；图18是示出示例性实施例6中的可变延迟电路、锁存电路以及偏移检测电路的配置的框图；图19是示出示例性实施例7中的可变延迟电路、锁存电路以及偏移检测电路的配置的框图；图20是示出示例性实施例7中的偏移检测电路的操作的时序图；图21A是示出示例性实施例7中的将延迟时间控制到Π/2的延迟电路的配置的框图；图21B是示出在示例性实施例7中的将延迟时间控制到UI/2的延迟电路的另一配置的框图；图22A是示出图21A中的延迟电路的操作的时序图；图22B是示出图21B中的延迟电路的操作的时序图；图23是示出具有可变延迟时间的延迟电路的配置的框图；图24是示出在示例性实施例8中的发射和接收系统的配置的框图；图25是在示例性实施例8中的发射和接收系统转换的修改示例的框图；以及图26是示出在示例性实施例9中的发射和接收系统的配置的框图。【具体实施方式】图1是根据一个实 施例的发射和接收系统的配置的框图。发射和接收系统是由发射器(发射装置)I和接收器(接收装置)2组成。发射器I和接收器2通过传输线3和4被连接。发射器I通过传输线3和4将数据信号DATA和时钟信号CLOCK分别发射到接收器2。在本实施例中，从发射器I到接收器2的数据信号DATA和时钟信号CLOCK的传输是基于 MIPI D-PHY 标准。发射器I是由发射侧放大器11和12组成并且接收器2是由接收器侧放大器21和22组成。作为发射侧放大器11和12，高速放大器被用于两者。发射器I的发射侧放大器11起到通过传输线3将数据信号DATA发射到接收器2的第一发射部的作用。发射器I的发射侧放大器12起到本文档来自技高网...
【技术保护点】
一种接收器，包括：第一接收部，所述第一接收部被配置成接收外部时钟信号和输出时钟信号；第二接收部，所述第二接收部被配置成接收外部数据信号和输出数据信号；可变延迟电路，所述可变延迟电路被配置成，通过延迟所述时钟信号和所述数据信号中的至少一个信号，来生成调整延迟时钟信号和调整延迟数据信号；锁存电路部，所述锁存电路部被配置成，与所述调整延迟时钟信号同步地锁存所述调整延迟数据信号，以输出输出数据信号；以及偏移检测电路，所述偏移检测电路被配置成，和相对于所述时钟信号具有不同延迟时间的第一至第N时钟信号同步地，对作为所述数据信号或者作为通过延迟所述数据信号而得到的延迟数据信号来被传输的特定数据序列进行锁存以生成偏移检测数据，并且控制所述可变延迟电路以基于所述偏移检测数据来调整所述至少一个信号的延迟时间，其中N是等于或大于2的整数。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：丝鱼川敬一，小江信一，黑沢淳，田村敬，
申请(专利权)人：瑞萨SP驱动器公司，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。