显示器件的阵列基板及其制备方法技术

本发明专利技术涉及显示器件的结构及其制备领域，尤其涉及一种显示器件的阵列基板及其制备方法，通过对传统CMOS工艺制程的改善，并利用ITO/Ag/ITO本身阻抗较低的特性，将传统的9道光罩工艺的CMOS工艺减少为7道光罩工艺，简化制造工艺步骤，提高产量的同时，还保持了传统9道光罩工艺具有的高设计冗余量、低功耗及制程和设计难度低等优点。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及显示器件的结构及其制备领域，尤其涉及一种，通过对传统CMOS工艺制程的改善，并利用ITO/Ag/ITO本身阻抗较低的特性，将传统的9道光罩工艺的CMOS工艺减少为7道光罩工艺，简化制造工艺步骤，提高产量的同时，还保持了传统9道光罩工艺具有的高设计冗余量、低功耗及制程和设计难度低等优点。【专利说明】
本专利技术涉及显示器件的结构及其制备领域，尤其涉及一种。
技术介绍
显示器件(如液晶显示器件(Liquid Crystal Display,简称LCD)或主动式有机电致发光显不器(Active Matrix/Organic Light Emitting Diode,简称 AMOLED)等)结构中主要是通过采用电场控制液晶(Liquid Crystal，简称LC)的透光率进行显示图像，或通过采用电流控制有机发光材料发光来显示图像。上述的显示器均需要通过薄膜晶体管(Thin Film Transistor,简称TFT)阵列(Array)基板来实现电压或电流对像素的驱动及控制功能，而该TFT阵列基板一般包括扫描线、信号线及TFT等结构。传统的，主要采用低温多晶娃(Low Temperature Poly-Silicon,简称LTPS)工艺进行TFT阵列基板的制备，以满足针对显示器件的高分辨率要求，但由于采用LTPS工艺制备TFT阵列基板时，需要进行多道光罩工序，而由于每道光罩工序均包括诸如清洗工序、薄膜沉积工序、光刻工序、蚀刻工序、光刻胶剥离合检查工序等多个工序，还有其他诸如激光退火及离子注入等工序，使得TFT阵列基板的制造工艺较为复杂，相应的其制造成本也很闻。目前，为了降低TFT阵列基板的制造成本，可选用8道光罩或9道光罩的CMOS工艺进行TFT阵列基板的制造；具体的，8道光罩的CMOS工艺依次包括:第I道光罩工艺(maskl),对P型衬底进行图形化处理(P_Si Pattern)；第2道光罩工艺(mask2), N型掺杂(N+Doping)形成源漏区(S/D)；第3 道光罩工艺(mask3),沉积栅电极(GateElectrodeDeposition)；第4道光罩工艺(mask4)，P型掺杂(P+Doping)；第5道光罩工艺(mask5)，制备连接通孔(Contact Hole)；第6道光罩工艺(mask6),制备布线层(WiringLayer)；第7道光罩工艺(mask7)，制备平坦层(PLN)；第8道光罩工艺(mask8)，制备像素电极(Pixel Electrode)。上述的9道光罩的CMOS工艺则是在8道光罩的CMOS工艺的基础上，于第I道光罩工艺(maskl)和第2道光罩工艺(mask2)之间增加一道光罩工艺，即进行沟道掺杂工艺(Channel Doping)。但是，上述的两个的CMOS工艺，虽然8道光罩的CMOS工艺采用的光罩工艺较少，能够节省一定的制造成本，但其设计的冗余量很小，且功率消耗较高，尤其是要求NMOS的阈值电压(Vthn)和PMOS的阈值电压(Vthp)的均一性要求较高，从而大大增加制程和设计的难度；而9道光罩的CMOS工艺虽然能够提高设计的冗余量，降低功率消耗及制程和设计的难度，但由于其相对于8道光罩的CMOS工艺多了一道光罩工艺，而一道光罩工艺中又包含了多个工艺步骤，相应的大大增加了生产的成本。中国专利(CN102683338A)记载了一种低温多晶硅TFT阵列基板及其制造方法，主要是通过利用灰色调掩模板或半透式掩模板对第一金属层、多晶硅层进行构图工艺处理，以于一次构图工艺中同时得到数据线、源极、漏极和多晶硅半导体部分的图案；虽然该专利文献中记载的技术方案是通过优化设计来降低构图工艺步骤，即通过采用灰色调掩模板或半透式掩模板来降低工艺步骤，但其与传统工艺设备的兼容性较低，需要新增工艺设备，进而增大了产品制备的成本。
技术实现思路
针对上述存在的问题，本专利技术提供了一种显示器件的阵列基板，其中，所述阵列基板包括:一设置有源/漏区和沟道区的衬底结构；一氧化物层覆盖所述衬底结构的表面，且在位于所述沟道区上方的该氧化物层的表面还设置有栅电极；一复合层覆盖所述氧化物层暴露的表面及所属栅电极的上表面及其侧壁；所述复合层的上表面从下至上顺序还设置有平坦层和像素定义层；上端部位于所述像素定义层中的数据线和像素电极均依次贯穿所述平坦化层、所述复合层和所述氧化物层分别与一所述源/漏区的上表面接触。上述的显示器件的阵列基板，其中，所述阵列基板还包括:一反射层，所述反射层覆盖所述平坦化层的上表面，且其暴露的表面均被所述像素定义层所述覆盖；所述反射层通过所述像素电极与所述源/漏区连接。上述的显示器件的阵列基板，其中，所述阵列基板还包括:依次贯穿所述平坦化层、所述复合层和所述氧化物层至所述源/漏区上表面的凹槽结构；所述像素电极和所述数据线均覆盖于所述凹槽结构的底部及其侧壁。上述的显示器件的阵列基板，其中，所述像素定义层还覆盖所述像素电极和所述数据线暴露的表面，并充满所述凹槽结构。上述的显示器件的阵列基板，其中，所述像素电极、所述数据线和所述反射层的材质均为 ITO/Ag/ITO。上述的显示器件的阵列基板，其中，所述衬底结构包括玻璃基底、底部氮化硅层和底部氧化硅层；所述底部氮化硅层覆盖所述玻璃基底的上表面，所述底部氧化硅层覆盖所述底部氮化硅层的上表面，所述源/漏区和所述沟道区位于所述底部氧化硅的上表面，且所述氧化物层覆盖所述底部氧化硅层暴露的上表面。上述的显示器件的阵列基板，其中，所述复合层为氮化硅/氧化硅/氮化硅层。本专利技术还提供了一种制备显示器件的阵列基板的方法，其中，包括:提供一具有源/漏区和沟道区的衬底结构；于所述半导体结构的上表面依次制备氧化物层、栅电极、复合和平坦化层；采用光刻工艺，刻蚀所述平坦化层至所述源/漏区的上表面，形成贯穿所述平坦化层、所述复合层和所述氧化物层的像素电极凹槽和数据线凹槽；制备ITO/Ag/ITO层覆盖所述像素电极凹槽和所述数据线凹槽的底部和侧壁，且该ITO/Ag/ITO层还覆盖剩余的平坦化层的上表面；去除多余的该ITO/Ag/ITO层至所述剩余的平坦化层的上表面，形成数据线、像素电极和反射层；继续制备像素定义层充满所述像素电极凹槽和所述数据线凹槽，且该像素定义层还覆盖所述数据线、所述像素电极、所述反射层和所述剩余的平坦化层暴露的表面。上述的制备显示器件的阵列基板的方法，其中，所述反射层通过所述像素电极与所述源/漏区连接。上述的制备显示器件的阵列基板的方法，其中，所述衬底结构包括玻璃基底、底部氮化硅层和底部氧化硅层；所述底部氮化硅层覆盖所述玻璃基底的上表面，所述底部氧化硅层覆盖所述底部氮化硅层的上表面，所述源/漏区和所述沟道区位于所述底部氧化硅的上表面，且所述氧化物层覆盖所述底部氧化硅层暴露的上表面。上述的制备显示器件的阵列基板的方法，其中，所述平坦化层的材质为光刻胶材料。上述的制备显示器件的阵列基板的方法，其中，所述复合层为氮化硅/氧化硅/氮化娃层。上述方案具有如下优点或者有益效果:本专利技术一种，通过对传统CMOS工艺制程的改善，并利用IT0/Ag/IT0本身阻抗较低的特性，将传统的9道光罩工艺的CMOS工艺减少为7道光罩工艺，简化制造工艺本文档来自技高网...

【技术保护点】
一种显示器件的阵列基板，其特征在于，所述阵列基板包括：一设置有源/漏区和沟道区的衬底结构；一氧化物层覆盖所述衬底结构的表面，且在位于所述沟道区上方的该氧化物层的表面还设置有栅电极；一复合层覆盖所述氧化物层暴露的表面及所属栅电极的上表面及其侧壁；所述复合层的上表面从下至上顺序还设置有平坦层和像素定义层；上端部位于所述像素定义层中的数据线和像素电极均依次贯穿所述平坦化层、所述复合层和所述氧化物层分别与一所述源/漏区的上表面接触。

【技术特征摘要】

【专利技术属性】
技术研发人员：谭莉，林志明，林信安，曾瑞轩，黄于维，刘峻承，
申请(专利权)人：上海和辉光电有限公司，
类型：发明
国别省市：上海;31