用于多路上变频模块的10MHz时钟电路制造技术

本实用新型专利技术揭示了一种用于多路上变频模块的10MHz时钟电路，包括外部时钟电路、板载时钟电路、时钟选择电路、时钟驱动电路。时钟选择电路的输入端分别连接外部时钟电路和板载时钟电路的输出端，其输出端连接所述时钟驱动电路的输入端。时钟驱动电路包括一个10MHz的输入端和四个10MHz的输出端。采用了本实用新型专利技术的技术方案，能够将1路10MHz时钟信号分为4路10MHz的时钟信号时不造成时钟抖动，并且不降低时钟信号幅度。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
用于多路上变频模块的10MHz时钟电路
本技术涉及一种时钟电路，更具体地说，涉及一种用于多路上变频模块的IOMHz时钟电路。
技术介绍
数字电视地面传输标准(GB20600-2006)是现有的广播电视地面传输国标，目前采用的是单输入单输出的调制器。因此，其调制器中频板具有专门提供IOMHz时钟信号的晶振或外部时钟源，将高精度的IOMHz时钟提供给调制器中频板上的上变频模块。然而，目前单输入单输出的调制器已经难以跟上最新的地面传输技术的发展水平，今后的地面传输技术将着力于多输入多输出(MMO)技术。因此，为了适应MMO技术，需要将单输入单输出的调制器中频板改造成多输入多输出的调制器中频板。然而，虽然现有的调制器中频板上具有IOMHz的时钟信号，但由于IOMHz时钟需要同时给多个(例如4个)上变频模块提供高精度的时钟，如果直接与4个上变频模块相连，会造成时钟抖动很大，且时钟信号的幅度降低。
技术实现思路
本技术的目的旨在提供一种用于多路上变频模块的IOMHz时钟电路，来解决现有技术中用于数字地面传输标准的调制器中频板上只有I路IOMHz时钟，且不能直接分为多路的问题。依据上述目的，实施本本文档来自技高网...

【技术保护点】
一种用于多路上变频模块的10MHz时钟电路，其特征在于，包括： 外部时钟电路、板载时钟电路、时钟选择电路、时钟驱动电路； 所述时钟选择电路的输入端分别连接外部时钟电路和板载时钟电路的输出端，其输出端连接所述时钟驱动电路的输入端；所述时钟驱动电路包括一个10MHz的输入端和四个10MHz的输出端。

【技术特征摘要】
1.一种用于多路上变频模块的IOMHZ时钟电路，其特征在于，包括: 外部时钟电路、板载时钟电路、时钟选择电路、时钟驱动电路； 所述时钟选择电路的输入端分别连接外部时钟电路和板载时钟电路的输出端，其输出端连接所述时钟驱动电路的输入端；所述时钟驱动电路包括一个IOMHz的输入端和四个IOMHz的输出端。2.如权利要求1所述的用于多路上变频模块的IOMHz时钟电路，其特征在于，所述外部时钟电路包括一个用于连接外部时钟源的SMA接头，所述SMA接头连接第一电容(C594)，所述第一电容(C594)连接所述外部时钟电路的输出端(EXT_10MHz)。3.如权利要求1所述的用于多路上变频模块的IOMHz时钟电路，其特征在于，所述板载时钟电路包括有源晶振，所述有源晶振包括参考电压端(V_REF)、控制电压端(V_CTRL)、所述有源晶振的输出端(F_OUT)； 其中，参考电压端(V_REF)连接第二电容(C588)和第一电阻(R322)，控制电压端(V_CRTL)连接所述第一电阻(R322)以形成分压，所述有源晶振的输出端(F_OUT)连接板载时钟电路的输出端(CLK_10MHz)。4.如权利要求2或3所述的用于多路上变频模块的IOMHz时钟电路，其特征在于，所述时钟选择电路包括时钟复用芯片，所述时钟复用芯片包括第一输入端...

【专利技术属性】
技术研发人员：张文军，管云峰，何大治，李虎，赵善坤，
申请(专利权)人：上海数字电视国家工程研究中心有限公司，
类型：新型
国别省市：上海;31