GaAs/AlGaAs半导体异质结结构栅极电控量子点的制备方法及其测量方法技术

本发明专利技术公开了一种GaAs/AlGaAs半导体异质结结构栅极电控量子点的制备方法，所述方法包括以下步骤：a.基片生长步骤；b.基片预处理步骤；c.量子点的制备步骤；和d.量子点样品的分块封装步骤。

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体涉及一种GaAs/AlGaAs半导体异质结结构栅极电控量子点的制备方法。 
技术介绍
随着微电子器件集成度的不断提高，器件单元的尺度越来越小，精度需求也越来越高。当电路上的电子器件的尺寸小到一定程度，差不多纳米量级时，我们必须考虑粒子波动性在电路中产生的新的物理现象，即量子效应，这个时候传统的芯片制造技术和工艺已经达到物理极限，量子物理开始成为纳米级芯片器件的物理基础。  对于当前，我们至关重要的问题就是找到量子信息科学中可以用来承载信息的载体，目前可以提供量子信息处理的物理体系有很多，如：线性光学器件、核磁共振、囚禁的离子、超导约瑟夫结、半导体量子点等。现阶段哪一种方案更具有可行性，哪一种方案更具有前景，最有可能实现量子计算机，这个还非常难说。其中，半导体量子点体系以其更好的稳定性以及集成性，被认为是最有可能实现量子计算机的材料体系之一。  在诸多繁杂的量子点家族中，栅极电控量子点以它与传统硅工艺类似的简便的电极控制性，以及其微纳加工技术的成熟性和非常好的可集成性，成为前沿和热门的研究体系。 
技术实现思路
本专利技术针对现有量子计算研究最前沿的半导体栅极电控量子点体系，提供一种GaAs/AlGaAs半导体异质结结构栅极电控量子点制备方法，并且提供一种更有效的量子点接触(QPC)作为探测通道的测量方式，在该结构上实现量子点中单电子电荷和自旋态的测量，为量子信息在固态量子 芯片上的实现提供一种新的载体。  本专利技术的一个方面提供了一种GaAs/AlGaAs半导体异质结结构栅极电控量子点的制备方法，所述方法包括以下步骤：  a.基片生长步骤，其中依次生长不掺杂的GaAs衬底101、AlGaAs缓冲层102、AlGaAs掺杂层103、AlGaAs隔离层104和表面的GaAs盖帽层105，从而形成稳定的二维电子气结构106；  b.基片预处理步骤，其中通过将基片清洗干净，优选通过超声清洗；  c.量子点的制备步骤，其中通过刻蚀制成二维电子导通平台100结构，得到二维电子气区域；再通过进行光学曝光、镀膜和金属剥离，制备欧姆接触电极200和金属栅极300；最后通过进行电子束曝光、镀膜和金属剥离，得到量子点区域的金属小电极400，形成中间的量子点(QD)区域500和量子点接触(QPC)通道600；  d.量子点样品的分块封装步骤，其中将制备完成的量子点样品基片进行封装。  在本专利技术的一个实施方案中，AlGaAs缓冲层102、AlGaAs掺杂层103和AlGaAs隔离层104中Al的质量分数为10％至70％，优选15％-50％，再优选20％-40％，最优选30％。  在本专利技术的一个实施方案中，AlGaAs掺杂层103掺杂的原子是Si原子，掺杂浓度为0.5-2.0×1018/cm3。优选0.7-1.5×1018/cm3，再优选0.9-1.2×1018/cm3，最优选1.0×1018/cm3。  在本专利技术的一个实施方案中，GaAs衬底101的厚度为300-800nm，优选400-600nm，再优选450-550nm，最优选500nm。  在本专利技术的一个实施方案中，AlGaAs缓冲层102厚度为5-25nm，优选8-20nm，再优选10-18nm，最优选15nm。  在本专利技术的一个实施方案中，AlGaAs掺杂层103厚度为15-25nm，优选17-23nm，再优选18-22nm，最优选20nm。  在本专利技术的一个实施方案中，AlGaAs隔离层104的厚度为30-80nm，优选35-70nm，再优选40-60nm，最优选50nm。  在本专利技术的一个实施方案中，GaAs盖帽层105厚度为3-15nm，优选5-13nm，再优选7-11nm，最优选10nm。  在本专利技术的一个实施方案中，在基片预处理过程中，先后使用的溶液分别为三氯乙烯(TCE)、丙酮(ACE)、异丙醇(IPA)、去离子水(DI)，超声时间都为20-180s，优选40-120s，再优选50-80s，最优选60s。  在本专利技术的一个实施方案中，量子点的制备阶段，刻蚀液为98％H2SO4∶30％H2O2∶H2O，不同的比例配比，对GaAs的刻蚀速度为5nm/s至40nm/s，优选10nm/s-30nm/s，再优选15nm/s-25nm/s，最优选20nm/s。总的刻蚀深度为200nm-300nm。优选220nm-280nm，再优选230nm-260nm，最优选240nm。  在本专利技术的一个实施方案中，量子点的制备阶段，所用的光刻胶为AZ5214，烤胶温度为80-110℃，优选85-105℃，再优选90-100℃，最优选95℃，烤胶时间为50-180s，优选60-120s，再优选80-100s，最优选90s。  在本专利技术的一个实施方案中，量子点的制备阶段，欧姆接触电极200选用的金属为(10-30nm)Ni+(100-200nm)AuGe，优选(15-25nm)Ni+(120-180nm)AuGe，再优选(16-22nm)Ni+(135-165nm)AuGe，最优选20nmNi+150nmAuGe。  在本专利技术的一个实施方案中，高温退火条件为：温度350-550℃，退火1-10min，优选温度370-500℃，退火2-7min，再优选温度400-460℃，退火3-5min，最优选420℃，退火5min.  在本专利技术的一个实施方案中，量子点的制备阶段，退火保护气体H2和N2，优选含有10-30％H2，更优选15-25％，最优选20％H2。  在本专利技术的一个实施方案中，量子点的制备阶段，金属栅极300镀膜选用的金属为Ti+Au或者Cr+Au，优选(5nm-15nm)+(50nm-150nm)，再优选(8nm-12nm)+(80nm-120nm)，最优选10nm+100nm。  在本专利技术的一个实施方案中，在量子点的制备阶段所用的电子束曝光胶是双层PMMA950A2胶，烤胶温度为160-200℃，优选170-190℃，最优选180℃，烤胶时间为3-10分钟，优选4-8分钟，最优选5分钟，量子点区域金属小电极400选用的镀膜金属为Ti+Au，优选(2nm-10nm)Ti+(25nm-60nm)Au，再优选(4nm-8nm)Ti+(35nm-33nm)Au，，最优选5nmTi+45nmAu，且金属小电极400与金属栅极300的尖端相连。  在本专利技术的一个实施方案中，在量子点的制备阶段，金属小电极400 的电极宽度为10-50nm，优选20-40nm，最优选30nm。  在本专利技术的一个实施方案中，量子点本文档来自技高网...

【技术保护点】
一种GaAs/AlGaAs半导体异质结结构栅极电控量子点的制备方法，所述方法包括以下步骤：a.基片生长步骤，其中依次生长GaAs衬底(101)、AlGaAs缓冲层(102)、AlGaAs掺杂层(103)、AlGaAs隔离层(104)和表面的GaAs盖帽层(105)，从而形成稳定的二维电子气结构(106)；b.基片预处理步骤，其中将基片清洗干净；c.量子点的制备步骤，其中通过刻蚀制成二维电子导通平台(100)结构，得到所述二维电子气结构(106)中的二维电子气区域；再通过进行光学曝光、镀膜和金属剥离，制备欧姆接触电极(200)和位于表面的金属栅极(300)；最后通过进行电子束曝光、镀膜和金属剥离，得到量子点区域的金属小电极(400)，形成中间的量子点(QD)区域(500)和量子点接触(QPC)通道(600)，所述金属小电极(400)与金属栅极(300)的尖端相连；d.量子点样品的分块封装步骤，其中将制备完成的量子点样品基片进行封装。

【技术特征摘要】
1.一种GaAs/AlGaAs半导体异质结结构栅极电控量子点的制备方法，
所述方法包括以下步骤：
a.基片生长步骤，其中依次生长GaAs衬底(101)、AlGaAs缓冲层
(102)、AlGaAs掺杂层(103)、AlGaAs隔离层(104)和表面的GaAs
盖帽层(105)，从而形成稳定的二维电子气结构(106)；
b.基片预处理步骤，其中将基片清洗干净；
c.量子点的制备步骤，其中通过刻蚀制成二维电子导通平台(100)
结构，得到所述二维电子气结构(106)中的二维电子气区域；再通过进
行光学曝光、镀膜和金属剥离，制备欧姆接触电极(200)和位于表面的
金属栅极(300)；最后通过进行电子束曝光、镀膜和金属剥离，得到量子
点区域的金属小电极(400)，形成中间的量子点(QD)区域(500)和量子
点接触(QPC)通道(600)，所述金属小电极(400)与金属栅极(300)
的尖端相连；
d.量子点样品的分块封装步骤，其中将制备完成的量子点样品基片
进行封装。
2.如权利要求1所述的GaAs/AlGaAs半导体异质结结构栅极电控量
子点的制备方法，其中所述AlGaAs缓冲层(102)、所述AlGaAs掺杂层
(103)和所述AlGaAs隔离层(104)中Al的质量分数各自独立地为10％
至70％。
3.如权利要求1或2所述的GaAs/AlGaAs半导体异质结结构栅极电
控量子点的制备方法，其中所述AlGaAs掺杂层(103)掺杂的原子是Si，
掺杂浓度为0.7×1018/cm3至1.2×1018/cm3；和/或所述GaAs衬底(101)
的厚度为300nm-800nm；和/或所述AlGaAs缓冲层(102)厚度为5nm-25nm；
和/或所述AlGaAs掺杂层(103)厚度为15nm-25nm；和/或所述AlGaAs
隔离层(104)的厚度为30nm-80nm；和/或所述GaAs盖帽层(105)厚
度为3nm-15nm。
4.如权利要求1所述的GaAs/AlGaAs半导体异质结结构栅极电控量
子点的制备方法，其中在所述基片预处理过程中，先后使用的溶液分别为

\t三氯乙烯(TCE)、丙酮(ACE)、异丙醇(IPA)、去离子水(DI)；和/
或其中在所述量子点的制备阶段，湿法刻蚀液为98％H2SO4∶30％H2O2∶H2O，
对GaAs的刻蚀速度为5nm/s至50nm/...

【专利技术属性】
技术研发人员：尤杰，郭国平，李海欧，曹刚，肖明，郭光灿，
申请(专利权)人：中国科学技术大学，
类型：发明
国别省市：安徽;34