本实用新型专利技术涉及一种Camera Link接口电路，属于图像采集及传输设计领域。本实用新型专利技术包括Camera Link连接器、接收器Ⅰ、数据驱动器Ⅰ、接收器Ⅱ、数据驱动器Ⅱ、数据传输控制器；接收器Ⅰ输入端、数据驱动器Ⅰ输出端与Camera Link连接器的输出端相连，接收器Ⅰ输出端、数据驱动器Ⅰ输入端与数据传输控制器相连，接收器Ⅱ与数据传输控制器相连，数据驱动器Ⅱ输入端与数据传输控制器、接收器Ⅱ相连、其输出端与Camera Link连接器连接。本实用新型专利技术接口电路简单实用，减少了传输线的使用量，由于采用串行差分传输方式，还减少了传输中的电磁干扰，再结合适当的布局，可减小电路板布线难度和电路板大小。
【技术实现步骤摘要】
—种Camera Link接口电路
本技术涉及一种Camera Link接口电路,尤其是一种12位数字图像的CameraLink接口电路，属于图像采集及传输设计领域。
技术介绍
Camera Link是专门为数字相机的数据传输提出的接口标准，专为数字相机制定的一种图像数据、视频数据控制信号及相机控制信号传输的总线接口，数据传输速率最高可达2.38 Gbps。该标准规定了接口模式、相机信号、端口配置、图像数据位配置、连接器引脚定义及连接线、标准接收器芯片组。采用这种标准后，使得相机的数据接口输出采用更少的线数，连接电缆更容易制造，更具有通用性，其最主要的特点是采用了低压差分信号(Low Voltage Differential Signaling,简记为LVDS)技术,使相机的数据传输速率大大提闻。对于Camera Link接口电路的设计，不同的相机系统存在很大的不同。最主要的不同表现在接口模式的选择，芯片组的选用以及输入的并行数据与驱动发送芯片间连接方式三个方面。这些不同点能直接影响接口电路的复杂程度和数据的传输效率。因此，CameraLink接口电路的设计通常以差分驱动发送芯片为核心，采用一些特殊的技术与方法，以保证能达到数据传输的性能。Camera Link接口电路是整个相机系统中十分重要的一部分。不同相机的接口电路不尽相同，即使对于相同的Camera Link接口电路，随着现代半导体产品的更新和电子技术的发展，其使用的芯片组和输入信号的连接方式也会不断有一些新的发展和革新。
技术实现思路
本技术要解决的问题是:提供了一种用于高速图像数据传输的Camera Link接口电路，该接口电路采用差分驱动发送芯片输入引脚与数据输入位错位连接的方式，既实现了高速率数据传输，也由于其良好的抗噪特性使得信号受外界干扰较小，同时也便于电路板布局布线。本技术技术方案是:一种Camera Link接口电路,包括Camera Link连接器1、接收器I 2、数据驱动器I 3、接收器II 4、数据驱动器II 5、数据传输控制器6;所述CameraLink连接器I的输入端与上位机连接，接收器I 2的输入端、数据驱动器I 3的输出端与Camera Link连接器I的输出端相连，接收器I 2的输出端、数据驱动器I 3的输入端与数据传输控制器6相连，接收器II 4与数据传输控制器6相连，数据驱动器II 5的输入端与数据传输控制器6、接收器II 4相连、其输出端与Camera Link连接器I连接。所述接收器I 2、接收器II 4为两片DS90LV048，接收器I 2、接收器II 4的每一对差分输入的正负端均跨接有一个100 Ω的端接电阻。所述数据驱动器I 3为DS90LV047，数据驱动器II 5为DS90CR287，DS90CR287的电源引脚1、9、17、26与地两端并联三个去耦电容。所述数据驱动器II 5的工作时钟输入由数据传输控制器6的一个时钟输出端口经一个33Ω电阻接入或者所述数据驱动器II 5的工作时钟输入由数据传输控制器6的一个差分时钟输出端口经接收器II 4再经一个33Ω电阻接入。图1中，由数据驱动器II 5 (DS90CR287)完成并行数据串行化，由一片差分接收器I 2 (DS90LV048)完成四个相机控制命令信号CC1?CC4的LVDS至LVTTL的转换，由一片差分接收器I 4 (DS90LV048)和一片差分数据驱动器II 3 (DS90LV047)完成数据传输控制器6(FPGA)与上位机的Camera Link图像采集卡之间的串行通信数据发送和接收。所以收发信号最终连接至Camera Link专用26针Camera Link连接器I (MDR26)。数据驱动器发送芯片DS90CR287连接电路的实施例如图2_3所示，电路的核心是驱动发送芯片DS90CR287。该芯片共有56个引脚，其中引脚名称中含有TxIN是LVCMOS /LVTTL电平输入端，共有28位，引脚名称中含有TxOut是LVDS差分数据输出端，共有4对。该芯片可将28位的LVCMOS /LVTTL信号转换成4组LVDS信号，传至连接器MDR26上。由于本技术中数字图像位宽12，只需要使用16位数据，所以需要选择使用DS90CR287上的部分TxIN引脚。具体的连接如下:驱动发送芯片DS90CR287引脚51的名称为TxINO，接外部输入信号ADO ;引脚52的名称为TxINl，接外部输入信号ADl ;引脚54的名称为TxIN2，接外部输入信号AD2 ;引脚55的名称为TxIN3，接外部输入信号AD3 ;引脚56的名称为TxIN4，接外部输入信号AD4 ;引脚3的名称为TxIN6，接外部输入信号AD5 ;引脚50的名称为TxIN27，接外部输入信号AD6 ;弓丨脚2的名称为TxIN5，接外部输入信号AD7 ;引脚4的名称为TxIN7，接外部输入信号AD8 ;引脚6的名称为TxIN8，接外部输入信号AD9 ;引脚7的名称为TxIN9，接外部输入信号ADlO ；引脚11的名称为TxIN12，接外部输入信号ADll ;引脚25的名称为TxIN23，接外部输入信号SPARE ;引脚27的名称为TxIN24，接外部输入信号LVAL ;引脚28的名称为TxIN25，接外部输入信号FVAL ;引脚30的名称为TxIN26，接外部输入信号DVAL。FPGA的一个普通输出端口 直接与DS90CR287的PWEDWN相连；FPGA的一个时钟输出端口经一个33 Ω电阻与时钟输入TxCLKin相连，另一个差分时钟输出端口也经一个33 Ω电阻与时钟输入TxCLKin相连。DS90CR287工作时只需要一个时钟输入，也就是FPGA控制只让一个时钟输出端口输出DS90CR287需要的时钟信号，另一个置高阻态即可。在启动的时候，必须一直为其提供输入时钟。如果时钟停止了，fmmrn引脚应该禁用pll。一旦时钟再次来临，这部分电路能重新启动。没有时钟时则不启动这部分电路。此外，为了减少电源噪声对驱动发送芯片DS90CR287的影响，该芯片的电源引脚都接有旁路电容，具体是由三个表贴封装的去耦陶瓷电容并联构成，这三个电容的值分别为0.luF，0.0luF和IOOOpF。引脚LVDS VCC和引脚PLL VCC则另接有多个滤波器。在图3-4 中，SERTFG，i SERTC-和 i SERTC+ 均来自 FPGA 普通输出端 口，与 DS90LV07、DS90LV08 共同完成 Camera Link 中的串 口 通讯。PLLl_CLK0UTp 和 PLLl_CLK0UTn 来自于FPGA的差分时钟输出端口，经由DS90LV08转换成单端信号后为图2中DS90CR287提供一种工作时钟输入。来自连接器MDR26上的4对LVDS的相机控制命令信号经由DS90LV08转换成4个单端信号后送至FPGA。并且接收器DS90LV048的每一对差分输入的正负端均跨接有一个100 Ω端接电阻。在图2-4中，除连接器MDR26之外，其它元件均应选用表贴封装的器件。电源滤波电路是必需的，极性电容器选用钽电容，磁珠和电容的参数根据电路的工作频率来确定，图2中的这两本文档来自技高网...
【技术保护点】
一种Camera Link接口电路，其特征在于：包括Camera Link连接器（1）、接收器Ⅰ（2）、数据驱动器Ⅰ（3）、接收器Ⅱ（4）、数据驱动器Ⅱ（5）、数据传输控制器（6）；所述Camera Link连接器（1）的输入端与上位机连接，接收器Ⅰ（2）的输入端、数据驱动器Ⅰ（3）的输出端与Camera Link连接器（1）的输出端相连，接收器Ⅰ（2）的输出端、数据驱动器Ⅰ（3）的输入端与数据传输控制器（6）相连，接收器Ⅱ（4）与数据传输控制器（6）相连，数据驱动器Ⅱ（5）的输入端与数据传输控制器（6）、接收器Ⅱ（4）相连、其输出端与Camera Link连接器（1）连接。
【技术特征摘要】
1.一种Camera Link接口电路,其特征在于:包括Camera Link连接器(I )、接收器I(2)、数据驱动器I (3)、接收器II (4)、数据驱动器II (5)、数据传输控制器(6) Jy^SCameraLink连接器(I)的输入端与上位机连接，接收器I (2)的输入端、数据驱动器I (3)的输出端与Camera Link连接器(I)的输出端相连，接收器I (2)的输出端、数据驱动器I (3)的输入端与数据传输控制器(6)相连，接收器II (4)与数据传输控制器(6)相连，数据驱动器II(5)的输入端与数据传输控制器(6)、接收器II (4)相连、其输出端与Camera Link连接器(I)连接。2.根据权利要求1所述的CameraLink接口电路，其特征在于:所...
【专利技术属性】
技术研发人员：李彬华，晏佳，李达伦，
申请(专利权)人：昆明理工大学，
类型：新型
国别省市：云南;53
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。