集成电路的除错系统及其除错方法技术方案

一种集成电路除错方法，其与集成电路及除错系统搭配应用，除错方法包括下列步骤：选择集成电路的错误事件；选择集成电路的多个待观察信号；当在某一时间点发生错误事件，储存该时间点的待观察信号的值，并将上述这些待观察信号的值嵌入待观察封包，来输出该待观察封包；依据优先权值表依序地输出待观察封包及集成电路的多个数据封包；将待观察封包进行编码，来输出多个输出信号；以及通过除错系统的传输接口输出上述这些输出信号。本发明专利技术还揭露一种集成电路除错系统。本发明专利技术可在不增加集成电路的脚位的情况下，更精确地进行除错，不仅节省成本，更可提高错误排除的正确性。

【技术实现步骤摘要】
【专利摘要】一种集成电路除错方法，其与集成电路及除错系统搭配应用，除错方法包括下列步骤：选择集成电路的错误事件；选择集成电路的多个待观察信号；当在某一时间点发生错误事件，储存该时间点的待观察信号的值，并将上述这些待观察信号的值嵌入待观察封包，来输出该待观察封包；依据优先权值表依序地输出待观察封包及集成电路的多个数据封包；将待观察封包进行编码，来输出多个输出信号；以及通过除错系统的传输接口输出上述这些输出信号。本专利技术还揭露一种集成电路除错系统。本专利技术可在不增加集成电路的脚位的情况下，更精确地进行除错，不仅节省成本，更可提高错误排除的正确性。【专利说明】
本专利技术是关于一种除错系统及除错方法，特别是关于一种集成电路除错系统及其除错方法。
技术介绍
随着电子产业的发展，集成电路(Integrated Circuit, IC)已然成为电子装置中各种功能电路的主体，集成电路在制造的过程中，可能因人为程序化疏失、制造技术问题或其他原因造成电路在制造完成后发生错误(bug)，造成功能不正常，因此，在集成电路制作完成后，通常会进行除错(debug),以确保其可正常发挥功用。现有技术本文档来自技高网...

【技术保护点】
一种集成电路除错系统，用于集成电路，其特征在于，包括：除错触发多工器，电性连接上述集成电路，上述除错触发多工器侦测上述集成电路的错误事件；除错信号多工器，电性连接上述集成电路，上述除错信号多工器侦测上述集成电路的上述错误事件，且依据上述错误事件选择并输出上述集成电路的多个待观察信号；缓存器，电性连接上述除错触发多工器及上述除错信号多工器，接收上述这些待观察信号；差分信号转换器，耦接上述缓存器；以及传输接口，电性连接上述差分信号转换器。

【技术特征摘要】

【专利技术属性】
技术研发人员：彭文宏，林敬智，唐惠昱，
申请(专利权)人：祥硕科技股份有限公司，
类型：发明
国别省市：中国台湾;71