【技术实现步骤摘要】
【专利摘要】本专利技术在基于原位存储的结构上,提出一种低复杂度的通用混合基FFT设计方法,步骤一、设计计数器;步骤二、根据步骤一得到的每级的计数器,将其映射到操作数的访问地址;步骤三、根据步骤一得到的计数器,给出生成旋转因子地址的中间值的映射;上面得到的操作数和旋转因子的访问地址即为地址控制单元,选择器Mux设置为:当Mux=0时,表示进入RAM中的数据为外界输入数据;当Mux=1时,表示进入RAM中的数据为由蝶形单元计算按照原位算法存储的数据。【专利说明】一种低复杂度的通用混合基FFT设计方法
本专利技术属于数字信号处理
,涉及一种低复杂度的通用混合基FFT设计方法。
技术介绍
随着数字信号处理技术和大规模集成电路的发展,FFT (快速傅里叶变换)算法的重要性不言而喻,广泛应用于各种科学工程领域,如雷达、声纳、通信等。在计算FFT时,经典的算法是固定基FFT,比如基-2或基-4FFT,点数限制在2的幂或4的幂次方,这样限制了其点数的可选择范围。对于某些应用,比如SAR(合成孔径雷达)信号处理中,尤其是在聚束模式下,由于处理时间和面积的限制,不能将每个处理的点数都要扩展至满足基-2或基-4FFT算法,尤其对于大点数的FFT,否则会延长计算时间以及消耗更多的存储空间。为了扩展FFT处理器的使用范围,本专利技术是基于一种通用混合基FFT处理算法。在各种各样的FFT处理器中,一般采用两种结构:流水结构和基于存储的结构。当对大点数进行处理时,流水结构比基于存储结构会占用更多的资源,导致面积和功耗增加。因此近些年来,针对大点数FFT的实现,基于存储 ...
【技术保护点】
一种低复杂度的通用混合基FFT设计方法,设FFT点数满足N=r1s1×r2s2×...×rtst,]]>计算蝶形单元顺序为:r1,r2,...,rt,s=Σi=1tsi;]]>其特征在于,包括以下步骤:步骤一、设计计数器:当级数为1~s1时,采用的蝶形单元为基?r1,设计的计数器为:即该计数器由s位进制数表示,顺序从最高位到最低位的进制数分别为s1?1位r1进制数,s2位r2进制数,s3位r3进制数,…,st位rt进制数,1位r1进制数;当级数为s1+1~s1+s2时,采用的蝶形单元为基?r2,设计的计数器为:顺序从最高位到最低位的进制数分别为s1位r1进制数,s2?1位r2进制数,s3位r3进制数,…,st位rt进制数,1位r2进制数;当级数为时,采用的蝶形单元为基?rj,设计的计数器为:顺序从最高位到最低位的进制数分别为s1位r1进制数,s2?1位r2进制数,s3位r3进制数,…,sj?1位rj进制数,…,st位rt进制数,1位rj进制数;步骤二、根据步骤一得到的每级的计数器,将其映射到操作数的访问地址,即当级数为1~s1时,计数器为 ...
【技术特征摘要】
【专利技术属性】
技术研发人员:陈禾,杨晨,马翠梅,谢宜壮,陈亮,龙腾,
申请(专利权)人:北京理工大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。