自适应均衡器制造技术

本发明专利技术的自适应均衡器(100)具有进行快速傅里叶变换及快速傅里叶逆变换的至少一个变换的信号变换单元(200)，信号变换单元(200)具有：可以对多个样本的量的信号进行读写的第一宽位存储器(201)；由能够访问这些第一宽位存储器(201)的多个寄存器构成的第一寄存器群(202)；由多个蝶形运算单元构成的蝶形运算单元群(204)；以及对多个寄存器和多个蝶形运算单元之间的连接状态进行切换的第一连接切换单元(203)。

【技术实现步骤摘要】
【国外来华专利技术】自适应均衡器
本专利技术涉及在频域进行针对时域信号的自适应均衡处理的自适应均衡器。
技术介绍
在无线传播路径中，由于反射物等而产生基波以外的多路径波。因此，无线信号的接收装置需要消除其影响。北美地域或韩国等的数字电视广播方式即ATSC(AdvancedTelevisionSystemsCommittee，高级电视系统委员会)方式采用了单载波调制。因此，与采用了多载波调制的OFDM(OrthogonalFrequencyDivisionMultiplexing，正交频分复用)系统等其他广播标准不同，ATSC方式的接收装置以自适应均衡器的应用为前提。一般，单载波调制进行在时域的自适应均衡处理。然而，在时域的自适应均衡处理中，需要在滤波处理及系数更新处理中进行卷积运算，并且电路规模伴随抽头数增大而变大。因此，存在不是在时域而是在频域进行对时域信号的自适应均衡处理的技术(例如，参照专利文献1、专利文献2及非专利文献1)。专利文献1、专利文献2及非专利文献1中记载的技术(以下称为“以往技术”)，通过快速傅里叶变换将时域信号变换为频域信号后进行自适应均衡处理。而且，以往技术中，通过快速傅里叶逆变换将自适应均衡处理后的频域信号变换为时域信号。在使用了这样的以往技术的单载波调制信号的接收装置中，能够在抑制电路规模增大的同时，提高接收性能。在先技术文献专利文献专利文献1：日本特表2004-503180号公报专利文献2：日本特表2004-530365号公报非专利文献非专利文献1：JohnJ.Shynk,"Frequency-DomainandMultirateAdaptiveFiltering",IEEESPMAGAZINE,January1992,p.14-37
技术实现思路
专利技术要解决的问题但是，以往技术中，在所需要的抽头数多的情况下，或者需要高速地进行接收处理的情况下，存在自适应均衡器中需要的工作时钟频率变高的问题。以往技术中，若工作时钟频率增加，则产生自适应均衡器的功耗增大、或者在向FPGA(FieldProgrammableGateArray，现场可编程逻辑门阵列)封装的情况下出现故障等问题。因此，希望在频域进行对时域信号的自适应均衡处理的自适应均衡器中能够尽量抑制电路规模的增大及工作时钟频率的增加。本专利技术的目的是提供在频域进行针对时域信号的自适应均衡处理的自适应均衡器中能够抑制电路规模的增大及工作时钟频率的增加的自适应均衡器。解决问题的方案本专利技术的自适应均衡器是在频域进行针对时域信号的自适应均衡处理的自适应均衡器，具有进行快速傅里叶变换和快速傅里叶逆变换中的至少一个变换的信号变换单元，所述信号变换单元具有：能够对2M(M为自然数)样本量的信号进行读写的单端口存储器；能够访问所述单端口存储器的2M个寄存器；M个蝶形运算单元；以及对所述2M个寄存器和所述M个蝶形运算单元之间的连接状态进行切换的切换控制单元。专利技术效果根据本专利技术，在频域进行针对时域信号的自适应均衡处理的自适应均衡器中，能够抑制电路规模的增大及工作时钟频率的增加。附图说明图1是表示本专利技术实施方式1的自适应均衡器的结构的方框图。图2是表示本专利技术实施方式1中的各信号变换单元的处理定时的一例的图表。图3是表示本专利技术实施方式1的信号变换单元的结构的第一例的方框图。图4是表示本专利技术实施方式1的信号变换单元的结构的第二例的方框图。图5是表示本专利技术实施方式1的信号变换单元的结构的第三例的方框图。图6是表示本专利技术实施方式2的自适应均衡器的结构的第一例的方框图。图7是表示本专利技术实施方式2中的时域滤波器的结构的一例的方框图。图8是表示本专利技术实施方式2中的蝶形运算单元的外围的结构的一例的方框图。图9是表示本专利技术实施方式2中的寄存器外围的结构的第一例的方框图。图10是表示本专利技术实施方式2中的寄存器外围的结构的第二例的方框图。图11是表示本专利技术实施方式2中的寄存器外围的结构的第三例的方框图。图12是表示本专利技术实施方式2的自适应均衡器的结构的第二例的方框图。图13是表示本专利技术实施方式3的自适应均衡器中的存储器外围的结构的第一例的方框图。图14是表示本专利技术实施方式3的自适应均衡器中的存储器外围的结构的第二例的方框图。图15是表示本专利技术实施方式4的自适应均衡器的结构的方框图。图16是表示本专利技术实施方式4中的时域滤波器的结构的方框图。标号说明100、100a自适应均衡器101存储单元102块间连结单元103第一FFT单元104复共轭单元105第一乘法器106第一IFFT单元107块提取单元108判定单元109误差提取单元110第一零插入单元111第二FFT单元112第二乘法器113第二IFFT单元114第二零插入单元115第三FFT单元116第三乘法器117第一加法器118第一延迟单元120、120a第一系数更新单元131a时域滤波器132a第二加法器141a第四FFT单元142a第四乘法器143a第三IFFT单元144a第五乘法器145a第三加法器146a第二延迟单元200信号变换单元201第一宽位存储器201a、201b、207a、207b宽位存储器202第一寄存器群202a、202b、206a、206b寄存器群203第一连接切换单元204蝶形运算单元群205第二连接切换单元206第二寄存器群207第二宽位存储器208旋转因子用宽位存储器209旋转因子用寄存器群310a滤波器运算单元311a、321a、413a乘法器312a、521a寄存器313a、323a、411a、412a加法器320a第二系数更新单元322a步长系数乘法器324a寄存器410a蝶形运算单元414a第一切换单元420a旋转因子寄存器430a第二切换单元440a第三切换单元450a、540a、550a、560a控制单元500a寄存器群配置单元510a寄存器输入侧切换单元群511a寄存器输入侧切换单元520a寄存器群530a寄存器输出侧切换单元群531a寄存器输出侧切换单元610b宽位存储器620b地址变换单元630b串行/并行变换单元640b并行/串行变换单元650bATSC/OFDM切换单元660bM计数器1501第三零插入单元1502第四零插入单元1503部分抽头系数更新单元1504时域滤波器1601加法器1602乘法器1603滤波器运算单元1604寄存器具体实施方式下面，参照附图详细地说明本专利技术的各实施方式。(实施方式1)图1是表示本专利技术实施方式1的自适应均衡器的结构的方框图。在图1中，自适应均衡器100具有存储单元101、块间连结单元102、第一快速傅里叶变换单元(以下标记为“FFT单元”)103、复共轭单元104及第一乘法器105。另外，自适应均衡器100具有第一快速傅里叶逆变换单元(以下标记为“IFFT单元”)106、块提取单元107、判定单元108、误差提取单元109、第一零插入单元110及第二FFT单元111。另外，自适应均衡器100具有第二乘法器112、第二IFFT单元113、第二零插入单元114、第三FFT单元115、第三乘法器116、第一加法器117及第一延迟单元118。存储单元101输入时域信号，依次存储规定的块大小的量。块间连结单元102将存储单元101存储的块和最新的块连结并输出本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2011.10.17 JP 2011-2279221.自适应均衡器，其在频域进行针对时域信号的自适应均衡处理，该自适应均衡器具有进行快速傅里叶变换和快速傅里叶逆变换中的至少一个变换的信号变换单元，所述信号变换单元具有：单端口存储器，其能够通过两次访问对2M样本量的信号进行读写，其中M为自然数；能够访问所述单端口存储器的2M个寄存器；M个蝶形运算单元；以及切换控制单元，其对所述2M个寄存器和所述M个蝶形运算单元之间的连接状态进行切换。2.如权利要求1所述的自适应均衡器，所述信号变换单元具有两组由所述单端口存储器和所述2M个寄存器组成的组，所述切换控制单元以按快速傅里叶变换/快速傅里叶逆变换的每个阶段，使所述单端口存储器的任务在输出用存储器和输入用存储器之间切换的方式，对一个组的所述2M个寄存器和所述M个蝶形运算单元之间的连接状态、和另一个组的所述2M个寄存器和所述M个蝶形运算单元之间的连接状态进行切换。3.如权利要求2所述的自适应均衡器，具有：作为进行快速傅里叶变换的所述信号变换单元的第一信号变换单元；以及作为对由所述第一信号变换单元进行了快速傅里叶变换后的信号进行快速傅里叶逆变换的所述信号变换单元的第二信号变换单元，所述第一信号变换单元不实施快速傅里叶变换中的位反转的重排，所述第二信号变换单元不实施快速傅里叶逆变换中的位反转的重排。4.如权利要求1所述的自适应均衡器，所述信号变换单元还具有：旋转因子用存储器，其存储快速傅里叶变换/快速傅里叶逆变换的各阶段中的旋转因子，并能够对M样本量的信号进行读写；以及M个旋转因子用寄存器，其能够访问所述旋转因子用存储器，获得所述旋转因子并交给所述M个蝶形运算单元。5.如权利要求1所述的自适应均衡器，具有：输入所述时域信号，并依次存储规定的块大小的量的存储单元；将上次存储的块和最新的块连结的块间连结单元；作为对所述块间连结单元的输出进行快速傅里叶变换的所述信号变换单元的第一快速傅里叶变换单元；将所述第一快速傅里叶变换单元的输出与变换为频域的自适应均衡器系数相乘的第一乘法器；作为对所述第一乘法器的输出进行快速傅里叶逆变换的所述信号变换单元的第一快速傅里叶逆变换单元；从所述第一快速傅里叶逆变换单元的输出提取最新的信号序列块的块提取单元；从所述第一快速傅里叶逆变换单元的输出提取与理想信号点之间的误差的误差提取单元；使提取出的所述误差的序列中的、所希望的抽头系数以外的部分为零的第一零插入单元；作为对所述第一零插入单元的输出进行快速傅里叶变换的所述信号变换单元的第二快速傅里叶变换单元；将所述第一快速傅里叶变换...

【专利技术属性】
技术研发人员：四方英邦，松冈昭彦，丸山贵司，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：