一种JPEG2000标准的图像分块压缩装置制造方法及图纸

本实用新型专利技术属于图像压缩技术领域，具体涉及一种JPEG2000标准的图像分块压缩装置。它包括主控单元、压缩单元、存储单元、电源、晶振和接口单元，其中主控单元用于接收外部数据图像，控制压缩单元和存储单元工作，并通过接口单元与外部进行命令交互；所述的压缩单元用于对数据图像进行压缩；所述的存储单元用于存储压缩过程中和压缩完成后的图像数据；晶振为装置中的其它部件提供基准频率；电源为装置中的其它部件提供电源。本实用新型专利技术的效果是：对于输入图像速率小于65百万像素/秒(有损压缩)或小于40百万像素/秒(无损压缩)情况下，都可以进行JPEG2000标准实时压缩，不受图像宽度限制，范围可达到2～50倍。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本新型属于图像压缩
，具体涉及一种适用于多种图像格式的JPEG2000标准的图像分块压缩装置。
技术介绍
现有的实时图像压缩技术主要有两种实现方式：①在基于DSP芯片的平台上通过一定的图像压缩算法来实现；②使用专门的图像压缩芯片实现。对于前者来说，若输入图像格式有变化，如图像尺寸大小、图像帧频等改变，可能图像压缩算法改变量太大，以至于调试难度增大、设计周期增加，即某一种图像压缩算法只适用于某一视频规格的图像输入。而对于使用专门的图像压缩芯片实现方法来说，其对图像尺寸大小及幅宽也都有一定的限制。如果对不同规格面阵相机的图像进行压缩，要设计与之相对应的专用压缩电路。缺乏一种适用于输入图像或视频规格随时变化的图像压缩方法。
技术实现思路
本新型的目的是针对现有技术的缺陷，提供一种图像分块压缩装置，能够适应多种图像大小及幅宽，体积小、带高质量JPEG2000压缩功能的图像分块压缩装置。本新型是这样实现的：一种图像分块压缩装置，其特征在于：包括主控单元、压缩单元、存储单元、电源、晶振和接口单元，其中主控单元用于接收外部数据图像，控制压缩单元和存储单元工作，并通过接口单元与外部进行命令交互；所述的压缩单元用于对数据图像进行压缩；所述的存储单元用于存储压缩过程中和压缩完成后的图像数据；晶振为装置中的其它部件提供基准频率；电源为装置中的其它部件提供电源。如上所述的一种图像分块压缩装置，其中，压缩单元接收视频或图像数据和来自主控单元的控制信号，它在主控单元控制信号的控制下工作，对接收到的视频或图像数据进行实时压缩和解压缩，然后将其发送给存储单元。如上所述的一种图像分块压缩装置，其中，压缩单元采用现有的解码芯片实现。如上所述的一种图像分块压缩装置，其中，存储单元接收来自压缩单元的视频或图像数据和来自主控单元的控制信号，它在主控单元的控制信号的控制下工作，实现视频或图像数据的存储和读取。如上所述的一种图像分块压缩装置，其中，晶振为主控单元、压缩单元和存储单元提供时钟基准信号，它采用现有技术实现。如上所述的一种图像分块压缩装置，其中，接口单元连通主控单元和外界，它实现外界视频或图像数据与主控单元的交互。本新型的有益效果是：本新型采用主控单元和压缩单元，对于输入图像速率小于65百万像素/秒(有损压缩)或小于40百万像素/秒(无损压缩)情况下，都可以进行JPEG2000标准实时压缩，不受图像宽度限制。并且压缩方式(有/无损压缩)、压缩倍率可以通过设置压缩单元的参数来调整。压缩方式有无损压缩，有损压缩。无损压缩的压缩倍率由实际图像复杂度决定，有损压缩的压缩倍率根据输出方式及计算机采集速率可以调整，范围可达到2～50倍。附图说明图1为系统结构示意图；图2为主控单元流程图；图3为ADV212初始化配置模块示意图；图4为SDRAM控制器模块示意图；图5为数据采集、解码、缓存、分块模块示意图；图6为写SDRAM的示意图；图7为读SDRAM的示意图；图8小幅宽图像压缩系统结构示意图；图9为压缩代码串行输出示意图。具体实施方式如图1所示，一种图像分块压缩装置，包括主控单元、压缩单元、存储单元、电源、晶振和接口单元，其中主控单元用于接收外部数据图像，控制压缩单元和存储单元工作，并通过接口单元与外部进行命令交互；所述的压缩单元用于对数据图像进行压缩；所述的存储单元用于存储压缩过程中和压缩完成后的图像数据；晶振为装置中的其它部件提供基准频率；电源为装置中的其它部件提供电源。具体的说，主控单元接收相机的图像数据(红外或可见光相机)，参照相机图像的格式，根据设定程序进行运算处理，完成图像的缓存、分块传输，以及相应的时序控制；同时完成压缩代码的读取，并将压缩代码按不同格式输出编码，还可根据实际需要，调整压缩倍率，实现对压缩单元的初始化配置(实现的功能)，完成对存储单元的控制。本申请的主控单元采用现有技术实现，例如通过FPGA实现，当然也可以通过其他具有类似功能的部件实现，例如DSP、单片机等。压缩单元接收视频或图像数据和来自主控单元的控制信号，它在主控单元控制信号的控制下工作，对接收到的视频或图像数据进行实时压缩和解压缩，然后将其发送给存储单元。压缩单元采用现有的解码芯片实现，如AD公司的JPEG2000专用编解码芯片ADV212。单片ADV212的最大处理能力，在有损压缩情况下为65百万像素/秒，无损压缩为40百万像素/秒。存储单元接收来自压缩单元的视频或图像数据和来自主控单元的控制信号，它在主控单元的控制信号的控制下工作，实现视频或图像数据的存储和读取。在本实例中，存储单元由FLASH及2片SDRAM组成，其中FLASH用来存储FPGA的程序及ADV212所需固件，2片SDRAM用以实现对大面阵图像进行缓存以及分块传输。在本实例中，电源输入电压3.3V，通过电源芯片分别产生ADV212的内核电压1.5V和FPGA的内核电压。在本实例中，电源采用LDO芯片实现。晶振为主控单元、压缩单元和存储单元提供时钟基准信号，它采用现有技术实现。在本实例中，晶振选择为9.8304MHz。接口单元连通主控单元和外界，它实现外界视频或图像数据与主控单元的交互，它采用现有技术实现，根据实际需求，选择USB2.0接口芯片、LVDS接口芯片或其他格式接口芯片。主控单元中加载的设定程序的工作流程图如图2所示，具体工作过程如下：(1)系统初始化上电后，主控单元、压缩单元、存储单元和接口单元进行初始化。在本实例中，初始化压缩单元时，校验和配置ADV212内部直接寄存器和间接寄存器；加载编码模式下ADV212所需的固件程序；配置固件参数，设置其工作状态；检验SWFLAG寄存器中的ID值，判断固件是否加载成功；清除中断寄存器，进入运行状态。存储单元初始化时，自动完成SDRAM刷新、充电等操作；将复杂的读写操作转换成较简单的读写控制逻辑。(2)接收视频或图像数据当输入图像为LVDS等串行格式时，编写相应的解码程序将数据解串成并行数据。本方法采用两片SDRAM构成双缓冲乒乓结构，将采集到的图像数据先存储到SDRAM中，在下一帧时，再按一定的地址寻址将分块图像数据读出并写到ADV212中。乒乓结构可保证实时图像数据写入到一片SDRAM中时，另一片S本文档来自技高网...

【技术保护点】
一种图像分块压缩装置，其特征在于：包括主控单元、压缩单元、存储单元、电源、晶振和接口单元，其中主控单元用于接收外部数据图像，控制压缩单元和存储单元工作，并通过接口单元与外部进行命令交互；所述的压缩单元用于对数据图像进行压缩；所述的存储单元用于存储压缩过程中和压缩完成后的图像数据；晶振为装置中的其它部件提供基准频率；电源为装置中的其它部件提供电源。

【技术特征摘要】
1.一种图像分块压缩装置，其特征在于：包括主控单元、压缩单
元、存储单元、电源、晶振和接口单元，其中主控单元用于接收外部
数据图像，控制压缩单元和存储单元工作，并通过接口单元与外部进
行命令交互；所述的压缩单元用于对数据图像进行压缩；所述的存储
单元用于存储压缩过程中和压缩完成后的图像数据；晶振为装置中的
其它部件提供基准频率；电源为装置中的其它部件提供电源。
2.如权利要求1所述的一种图像分块压缩装置，其特征在于：压
缩单元接收视频或图像数据和来自主控单元的控制信号，它在主控单
元控制信号的控制下工作，对接收到的视频或图像数据进行实时压缩
和解压缩，然后将其发送给存储单元。

【专利技术属性】
技术研发人员：殷国平，牟健，
申请(专利权)人：中国航天科工集团第三研究院第八三五八研究所，
类型：实用新型
国别省市：