一种动态调整用于利用了各种类型的ＤＲＡＭ存储器的计算机系统的存储器页面－关闭策略的方法及实施该方法的电路，所述ＤＲＡＭ存储器被划分为一个或多个存储体。通常，该方法包括监视对存储体的存储器访问，以及基于该存储器访问的局部性特征动态调整这些...

本发明公开了一种用于处理器微体系结构的装置和方法，其快速而有效地大步通过程序段而不取得所有所涉及的指令。所述微体系结构以程序顺序来处理踪迹序列的描述符，从而定位并分发相关性链的描述符，所述描述符用于按数据流顺序来取得并执行相关性链的指令。

一种在基于要求的系统中自动把处理器转换到另一个性能级别的方法。本发明提供用于在保持系统响应性的同时进行处理器频率的自动调节。本发明的性能级别策略算法足够快地检测处理器使用率的提高，以便向比得上最大系统性能的更高性能级别转换。所述性能级别...

一般而言，在一个方面，本发明公开了一种计算机程序，用于访问一组源指令，并且识别所述源指令内将由不同线程访问的变量。所述程序在由所述源指令组所指定的执行流内确定一个位置，在这个确定的流位置之后，所述变量值具有不变的值。所述程序为所述源指令...

根据一个具体实施例，揭示了一个计算机系统，该系统包括一个存储器和一个耦合于该存储器的存储器控制器。该控制器包括一个可编程的仲裁单元，该单元可根据第一种仲裁模式或第二种仲裁模式进行相应的操作。该计算机系统还包括与所述仲裁单元相耦合的第一设...

根据本发明的实施例，触发事件被启动来将处理器置于低功率状态。根据功率状态信号，处理器在进入低功率状态时可能冲刷或不冲刷高速缓存。所述功率状态信号可以指示功率减小相对于高速缓存中软错误率增大的相对优先级，所述功率减小与将处理器置于低功率状...

一种用于在划分以简化高性能数据处理的功能性流水线中使用多个硬件环境和程序设计引擎的系统和方法。该系统和方法包括并行处理器，其分配用于处理数据的系统功能，所述系统功能包括支持多个环境的程序设计引擎，所述多个环境被设置成由功能性流水线控制单...

本发明涉及存储器体系结构与管理。更具体地说，本发明提供了一种方法、装置、系统和机器可读介质，以隐藏存储器阵列例如动态随机访问存储器的刷新周期。

提供了用于处理信息项目的方法与装置。所述处理包括上下文过滤、上下文优先级区分或者上下文过滤与上下文优先级区分三者中的一个。在一些实施例中，从其得到处理标准的信息项目集合包括用户日程表或预约、安排改变、异常等。

本发明一般涉及互联网并且特别涉及用于分发广告资料的技术。根据本发明，提供了一种广告分发系统（１０）可以包括耦合到互联网（１６）的网站服务器（１２）。网站服务器（１２）可以包括例如可以是一个调制解调器的互联网接口（１２０）。网站服务器（１...

本发明公开了一种方法、装置和系统，用于对可变长度指令集中的指令进行译码。所述指令是一组新类型的指令中的一个指令，其使用长为２字节的新的转义代码值，以表明第三操作码字节包括用于新指令的指令相关的操作码。所述新指令被定义成使得用于所述新转义...

一种封装的集成电路，包括：　　　　处理器；　　　　易失性存储器；和　　　　交叉点存储器。

本发明的实施例为ＤＭＡ控制器的每一个通道提供状态寄存器。状态寄存器可以用于监视和记录在ＤＭＡ传输期间发生的事件，所述事件包括超时和异常终止。

本发明提供了一种方法和机器可读介质，用于测量线程对锁的请求，以根据对所述锁的争用程度来区分“热”锁和“冷”锁。一种硬件加速器管理对热锁的访问，以提高性能。

本发明公开了用于在超前推测执行下使用结果推测的数据的方法和装置。在一个实施例中，来自正被超前执行的指令的未提交的目标数据可以被保存在预置数据表中。该预置数据表可以由指令缓冲器中的行索引，所述指令缓冲器包含用于超前执行的指令。当在超前执行...

ＢＩＯＳ包括核心和多个模块。所述模块包括平台专用和非平台专用的模块两种。每个模块都具有允许核心（或其他模块）调用所述模块的标准接口。平台厂商通过选择来自一个或多个厂商的模块来构造ＢＩＯＳ，该ＢＩＯＳ当被执行时可以选择适于ＢＩＯＳ所驻留平...

一种电源功率传递器件包括与电子元件相耦联且向电子元件传递电源功率的插座。电压控制传感器与插座相耦联，以检测在插座上的输出电压并提供负反馈控制。插座和相关主板包括在负反馈控制中，并且可以帮助补偿输出电压的电压衰减。

中央处理单元在取样时间间隔期间的利用率通过测量在取样时间间隔之内的中央处理单元时钟信号在中央处理单元的处理器核心之中是活动的时间量子而被确定。被施加到该处理器核心的中央处理单元时钟信号的周期总数和该中央处理单元时钟信号的周期被用来确定时...

一种用于控制外围设备的系统和方法。本发明涉及在考虑到序列中有界量的虚假数据的情况下，利用设备地址调用定序来控制活动的存储器总线外围设备。

一种用于在高速缓存线中识别虚拟地址的方法和装置。为了将候选虚拟地址与数据值和随机位组合区分开，将高速缓存线中的具有地址大小的字的高位与高速缓存线的有效地址的高位相比较。如果具有地址大小的字的高位与有效地址的高位相匹配，则该具有地址大小的...