一种多相位编码协议具有足够的命令密度，使得可在总线上实现一种丰富的语言。当１０个字段比特专用于命令时，每个时钟可有多于６百万的字以供选择。用来实现多相位编码协议和同步总线的的体系结构包括所抽取的时钟、命令元件和数据元件。１比特乘法器被用...

在主ＢＩＯＳ被验证后，主ＢＩＯＳ可以被用来引导系统。如果主ＢＩＯＳ验证测试失败，备份ＢＩＯＳ可以自动被用来引导系统。如果主ＢＩＯＳ通过验证测试，但是在预定的时间内没有完成执行，备份ＢＩＯＳ可以自动被用来引导系统。用于验证主ＢＩＯＳ的代码...

确定多个读取请求的优先级。确定了优先级的读取请求中的第一读取请求被发送到存储设备。从存储设备接收对于第一读取请求的位。在发送第一读取请求后，在从存储设备接收对于第一读取请求的位的同时或者之前，确定了优先级的读取请求中的第二读取请求被发送...

一种装置，包括：　　　　存储器件主控制器，其通过互连设备将从处理器接收的包命令传送到光学存储器件，其后存储器件主控制器从所述光学存储器件接收中断信号；和　　　　直接存储器存取单元，其响应于所述存储器件主控制器接收所述中断信号，从系统存储...

一种在处理器中加入支持典型的多媒体应用所要求的分组数据上的操作的指令集的装置。在一个实施例中，本发明包括具有存储区（１５０）、解码器（１６５）及多个电路（１３０）的处理器。该多个电路提供若干指令的执行来操作分组数据。在这一实施例中，这些...

一种方法，包括：　　　　响应一个事件，通过管理控制台接收一个警报；　　　　响应所述事件，标识存储在所述管理控制台中的至少一个过程；　　　　从所述管理控制台通过一个网络发送包括多个存储的触发信号的所述至少一个过程到驻留在工作站上的中介模块...

一种系统，包括：　　　　耦合到第一通道的第一存储器组件；　　　　耦合到第二通道的第二存储器组件；和　　　　存储控制器，将第一和第二主数据部分分别写入到第一和第二存储器组件，将第一和第二冗余数据部分分别写入到第二和第一存储器组件，其特征在...

一种处理器，包括：　　　　连接到核心电源输入端口的核心；和　　　　连接到Ｉ－Ｏ电源输入端口的总线隔离电路，如果核心电源出故障，则所述总线隔离电路防止所述处理器加载外部总线。

一种方法，包括：　　　　确定电子装置的目标工作点，该目标工作点包括目标工作频率和目标工作电压；以及　　　　通过非同时地将当前工作频率改变到目标工作频率和将当前工作电压改变到目标工作电压，而动态地改变电子装置的当前工作点，该当前工作点包括...

存储器交叉存取包括在计算系统中提供非２次幂数量的信道以及在这些信道中交叉存储器存取。

在多线程处理器中，在存储器中设置线程优先级变量。线程优先级的实际分配根据线程优先序计数器的到期而定。为进一步增加，线程优先序计数器的效率，起始计数器与每个线程相关联，所述起始计数器用作在线程优先序计数器中要用的值的乘法器。起始计数器中的...

一种用于存储至少一个高速缓存脏行的方法，包括：　　　　至少选择高速缓存存储器的第一路，以允许存储所述的高速缓存脏行；以及　　　　禁止所述的高速缓存存储器的第二路存储所述的高速缓存脏行。

一种主机，其包括：处理器、连结到所述处理器的主机存储器；以及主机－基础结构适配器，其连结到所述处理器，并提供与交换基础结构的接口，该交换基础结构包括一个或多个附加于基础结构的Ｉ／Ｏ控制器，主机－基础结构适配器包括用于从所述主机存储器访问...

一种系统，包含：　　　　存储器；以及　　　　连接到所述存储器的乱序处理器，所述乱序存储器包含：　　　　至少一个执行单元；　　　　至少一个连接到所述至少一个执行单元的高速缓冲存储器；　　　　至少一个连接到所述至少一个高速缓冲存储器的地址源...

一种源级编译器（２０）可以随机地选择编译协定来实现可移植的内容的保护，以及通过混排相关数据保护嵌入一个程序中的机密。所述的程序可以使用一个适用于相关数据的源语言开发。为了隐藏嵌入的机密，在一个实施例中，预编译器软件可以用于基于一个随机的...

公开了一种减少系统初始化时间的系统和方法。依照本发明，将在系统初始化期间所访问的数据加载到非易失性高速缓存器中并将其固锁从而防止驱逐。在系统重启时，通过将数据固锁在高速缓存器中，来将系统初始化所需的数据预先加载到高速缓存器中，由此消除访...

一种编译软件程序的方法，包括：　　　　选择包括派生点和控制准独立点的派生对；　　　　支持对用于推测式线程的内部值的计算；以及　　　　生成包括指令的改善的二进制文件，所述指令包括触发指令以使得在控制准独立点处派生所述推测式线程。

一种装置包括连接器和一电路。每个连接器能够容纳和耦合不同的电压调整器模块到电路板上。该电路耦合到一些连接器，形成连接器容纳的电压调整器模块外的多相电压调整器系统。该电路也根据该连接器容纳的电压调整器模块的数目，建立多相电压调整器的相数。

一种装置包含一个具有多个键的输入小键盘。该输入小键盘输出一个指示单个按下键或者多个按下键的输出信号。该装置包含一个处理器，用于接收通过该输入小键盘的输出信号，并且将一个字母字符与该输出信号相关联。

从计算机程序的角度来看，虚拟ＰＣＩ总线是驻留在一个主机到ＰＣＩ桥接器后面的物理分层的ＰＣＩ总线结构的一部分。物理上位于主机到ＰＣＩ桥接器的主机总线端的设备可以是驻留在虚拟ＰＣＩ总线上的虚拟装置，这使得物理设备可以参与通常仅仅可由ＰＣＩ兼...