在基于处理器的系统上执行的程序中，获取该系统的处理器执行时所采用的频率的一个或多个样本，将每个样本与一组预定的频率的至少其中一个频率比较，并至少部分基于比较的结果来确定程序是否在虚拟机上执行。

公开了一种装置、方法以及系统。在一个实施例中，装置包含直接访问物理音频编解码器的第一虚拟机。装置也包含由第一虚拟机管理的虚拟音频编解码器。虚拟音频编解码器能为一个或多个另外的虚拟机（除第一虚拟机之外）提供到物理音频编解码器的定制接口。

一种用于内容指纹过滤器的系统和方法。各种实施例包括接收来自用户的内容和偏好。不带有任何可用标识信息地将该内容编码。针对一个或多个技术属性对已编码内容执行技术分析。将可用标识信息与这一个或多个技术属性配对以形成内容指纹，其中该内容指纹标识...

公开了一种提供异构处理器内核和共享高速缓存的多内核处理器，所述处理器包括包含异构处理器内核的处理器内核；以及连接到所述处理器内核并由所述处理器内核共享的高速缓存；其中处理器内核以及高速缓存集成在单个集成片上。

在本文中描述了用于提供高效率的强原子性的方法和装置。可将经优化的强原子操作插在非事务性读访问处以提供高效率的强原子性。在非事务性功能的开始将全局事务值复制到本地事务值；这在本质上创建出此全局事务值的本地时戳。在该功能内的非事务性存储器访...

本实用新型公开了一种双模式显示装置。在一种实施方式中，例示的显示装置包括平板显示器（ＦＰＤ）、底座、以及具有第一端和第二端的可移动组件，第一端通过第一铰链与ＦＰＤ旋转连接，第二端通过第二铰链与底座旋转连接，当第二端旋转连接到底座上时，可...

本实用新型公开了一种双重模式显示装置的铰链系统。在一种实施方式中，例示的铰链系统包括能被安装在平板显示器（ＦＰＤ）上的第一安装元件、能被安装在底座上的第二安装元件、以及具有第一端和第二端的臂元件，第一端通过第一铰链旋转连接到第一安装元件...

本实用新型涉及一种计算机键盘。该键盘包括语音输入区域，便于用户通过语音方式向计算机输入信息；手写输入区域，便于所述用户通过手写方式向所述计算机输入信息；触摸输入区域，便于所述用户通过触摸方式向所述计算机输入信息；和按键输入区域，便于所述...

作为一地址翻译单元的微处理机体系结构，它提供高速缓冲存储器的二级，它将在本发明中得到说明．各段式调度寄存器和在主存储器中的一关联的段式调度表，它提供存储管理的一第一级它包括用于保护、优先等的各属性位．一第二页高速缓冲存储器它包括如主存储...

一种改进的移位装置，用于图形处理中的数据块移位．该移位装置允许多字、数据块移位．其移位过程是与其它图形功能同时实现而且是以独立于其它图形功能的方式来达到的．该移位装置提供了字符块的转移，以便旋转显示屏幕上的字符．该移位装置还提供了位块转...

一种改进的产生先行进位的方法，使用了不规则的分组方法使得进位传送延时减少．这种分组中，大的位组在中央，小的位组在两端．

微处理器芯片上的堆栈帧式超高速缓冲存储器及其相应的控制装置提供许多全局寄存器．其中之一是含有现行帧指示字的帧指示字寄存器，其余的则作通用寄存器供现行过程使用；还提供许多供现行过程执行浮点运算操作用的浮点寄存器．由多个寄存器组组成寄存器组...

控制对一个高速缓冲存贮器访问的控制逻辑（２４）包括一个高速缓冲存贮器目录（６２），该目录形成多路，每路包括标识符和有效位存贮器，以便为高速缓冲存贮器数据阵列地址相联地检索该目录（６２）。一个高速缓冲存贮器组态寄存器和控制逻辑（６４）将高...

本发明描述了对具有ｎ（ｎ＞２）字节内部数据总线的微处理器的改进，该微处理器为ｎ字节的数据传送提供地址信号，并且当外部存贮器准备好传送数据时接收就绪信号，该微处理器的改进包括一个接收至少一个字节位数的输入装置、提供最后信号的输出装置和产生...

微处理器系统设一专用存储区用以存储中断服务例程、处理器状态数据、指出ＣＰＵ是否从暂停状态被中断的暂停指示器。该专用存储区通常不作为主存空间部分加以映射，从保证不被操作及应用程序所访问。具有比所有可屏蔽、不可屏蔽中断要高的优先级的不可屏蔽...

这里揭示的一计算机系统包含有一专门设计成以一虚拟操作模式运行给定微处理机，该虚拟模式使一早先为较早设计的单程序微处理机编写的软件程序能在一特殊设计的主操作软件程序控制下在一被保护的、分页式、多任何环境中运行。此系统还包含执行软件中断指令...

这里揭示的计算机系统，包括有一专门设计为以一虚拟操作模式（亦即被保护的模式）运行的给定微处理机，该操作模式使得早先为一较早设计的单程序微处理机编写的软件程序能在一特定设计的主操作软件程序控制下，在一被保护的、分页式、多任务环境中运行。此...

一微处理机能有选择地以总线的速度，或者以数倍总线的速度操作。此微处理机包含有一锁相回路，以产生微处理机内部操作用的时钟信号和总线上传送数据操作用的总线时钟信号。本发明使得微处理机磁心能以与地址／数据总线相同的频率或者为其二倍的频率运动。

一种微处理器，能快速有效地在各工作方式之间转换，同时有选择地保留其内所选择的存储元件的内容，该微处理器包括一个超高速缓存器和一些浮点寄存器。所述微处理器包括一设在其芯片插件外部的电插脚，电插脚与控制单元连接，控制单元与多个寄存器连接。微...

一种计算机系统有一个双指令译码器，当两指令之间无寄存器相关性，且它们都属于整个指令集的预定子集时，该双指令译码器在一个时钟周期内并行发出该两指令。该系统有执行指令集中任何指令的第一指令流水线和只执行按局部性原理选取的预定指令子集的第二流...