微处理机2倍磁心设计制造技术

一微处理机能有选择地以总线的速度，或者以数倍总线的速度操作。此微处理机包含有一锁相回路，以产生微处理机内部操作用的时钟信号和总线上传送数据操作用的总线时钟信号。本发明专利技术使得微处理机磁心能以与地址／数据总线相同的频率或者为其二倍的频率运动。（*该技术在2012年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及数字计算机中的微处理机的速度领域，具体说，是使得微处理机磁心部分能有选择地以地址/数据母线输入时钟的倍频运行。一般一计算机系统都包含有微处理机，母线以及其他外围设备。微处理机在计算机系统中对数据进行逻辑操作。母线被微处理机和外围设备用来传输数据、地址及控制信号。外围设备是存储装置，或者输入/输出(I/O)装置等。通常计算机系统中每一组成部分均以同一频率运行(即周波型)。微处理机具有处理数据的磁心单元。此磁心由中央处理单元(CPU)，高速存储器等组成。微处理机利用母线控制器来进行与母线的通讯。因为计算机系统的全部操作均是以相同频率进行的，所以该磁心部分所执行的逻辑操作与计算机系统母线上数据、地址及控制信号的传输均是在同样频率下进行的。母线控制器以对母线产生控制信号来保证这种定时。磁心单元所执行的一些逻辑操作，如算术运算，需要多个周期才能完成。在进行这些多周期的操作期间，母线保持闲置状态。本专利技术使磁心单元能以较母线快的速度运行。这样做母线就能较频繁地被用来传送数据，从而使母线的闲置状态减到最小，操作就能进行得较迅速。在将微处理机改变成以较快速度操作时，这种改变最好能使计算机系统的其余部分尽可能少地变动。这样的话，就仅仅只要将新的微处理机插入计算机系统，而无需更改任何其他的系统硬件(亦即无需全部重新设计印制板)。最好也能最小限度地改进硬件，从而使已有的计算机的利用能由不需新的系统部件即可更新其计算机系统中得到改善，由此避免了巨大的耗费。为了实现这些要求，本专利技术提供了一种即能以总线速度运行的、也能比总线速度更快的速度运行的微处理机。本专利技术使总线的定时规格能在两种模式下均保持相同。用这种方法，对整个计算机系统的改变将最小。本专利技术较之先有技术的优点是它能够改变微处理机的设计，使其磁心部分能以母线频率的倍频运行而仅作非常少量设计上的变化。这极大地减小了设计时间。此外采用这种技术，大多数的总线控制逻辑(近似99%)能被设计在仍仅仅以总线速度运行。这种方法也能附加选择逻辑以使得由一单连接插座在快速及慢速运行模式之间作选择。因此，这一单模片的设计就可以通过利用对该选择逻辑插座的布线连接配置，来满足多种型式微处理机的要求。现在来描述一种能选择以总线速度运行或以比总线速度更快的速度运行的微处理机。该微处理机包括一既能产生用于对微处理机磁心部分运行计时的磁心时钟信号，也能产生用于在计算机总线上对数据传送计时的总线时钟信号。一个开关被连接到时钟发生器，用来把微处理机从正常模式转换到快速模式，及作相反转换。在正常模式下，微处理机以与总线相同的频率运行。在快速模式下，微处理机以成倍于总线频率的速度运行。在现在这一优选实施方案中，该微处理机能以二倍频的快速模式运行。该微处理机还包括一执行计算机系统数据操作和管理的磁心单元，和一按照总线时钟信号驱动总线上的数据的总线控制器。在本优选实施方案中，时钟发生器为一个4×锁相环。此锁相环利用一脉冲吸收电路来在快速模式期间对时钟信号作隔一的屏蔽。这就使得能产生频率为磁心时钟信号频率一半的总线时钟信号。在本优选实施例中，该脉冲吸收电路为一与除二电路相结合使用的“与门”。本专利技术还包含有一闭锁信号发生器，在总线控制器中产生一闭锁信号。此闭锁信号用来在快速模式中使一信号被屏蔽，以阻止总线控制器执行其在正常模式下的规律性周期转换。本专利技术将从下面的详细说明及本专利技术的优选实施例的附图中将会有较全面的理解。不过不应将本专利技术局限于这一具体的实施例，而具体实施例仅是用于解释和理解。附图说明图1为对计算机系统结构的说明;图2为本专利技术的优选实施方案的微处理机的方框图;图3为本专利技术优选实施方案的时钟发生器的电路图;图4及图5为对本专利技术优选实施方案的时钟发生器所产生的定时信号的说明。现在描述一有选择地以与地址/数据线相同频率或较快频率运行的微处理机。在下面的叙述中，为了能彻底了解本专利技术，对例如信号和门电路等的序号均按数码进行详细说明。但对于熟悉本
的人来说，将很明显，无需这样详细论述亦可实现本专利技术。在其他情况下，大家熟悉的计算机的操作及组成部件均未作详细说明，以避免造成对本专利技术的不必要的误解。首先看图1，其中以方框图表现出本专利技术的计算机系统的全貌。应看到，虽然图1可用来给予本专利技术的计算机系统作整体说明，但系统的许多细节并未都列出。在为揭示本专利技术所需要时，说明书中其他一些图中的另外的细节将用作参照。此外本专利技术是对照其优选实施例加以说明的;其他所有能为本
一般熟悉人员所理解的实施方案，均为看作是处于后面权利要求的范围之内的。如图1所示，一可为本专利技术的优选实施方案所采用的计算机系统，通常包含有用于信息通讯的总线或其他通讯装置101;与总线101连接用于处理信息的处理装置102;与总线101连接，用于存储所述处理装置102的信息和指令的随机存取存储器(RAM)或其他动态存储装置104(一般称之为主存储器);与总线101连接，用于所述处理装置102存储静态信息和指令的只读存储器(ROM)或其他静态存储装置106;与所述母线101连接用于存储信息和指令的数据存储装置107，例如磁盘和磁盘驱动器;与总线101连接用于向计算机用户显示信息的设备121，例如阴极射线管，液晶显示器等;与总线101连接，用于对所述处理器102传递信息和命令选择，以及用于控制光标运动的包含有字符数码及其他键的字符数码输入设备122。最后，系统还包含有用于提供计算机图像的直观图表的硬拷贝设备123，例如绘图仪或postscript打印机。硬拷贝设备123通过总线101与处理机102，主存储器104，静态存储器106及海量存储设备107相连接。当然，本专利技术的有些实施方案和应用可能不需要也不包括所有上述部件。例如，在某些实施方案中，可能无需给系统输入信息的键盘及光标控制装置。在另一些实施方案中，可能不必有显示信息的显示设备。图2示出微处理机的方块图，即本专利技术优选实施方案所采用的处理器200。处理器200最好采用金属氧化物半导体(MOS)工艺制造的集成电路。处理器200通常包括用来处理数据的磁心单元210，用来控制处理器200与计算机系统(图1)总线通讯的控制器220，及用来提供基本定时及处理器200的内部操作频率的时钟发生器230。在现在的优选实施方案中，磁心单元210，可以有选择地在计算机系统内以一倍或两倍于总线频率的速度运行。磁心单元210包括用以收集和存储数据值的寄存器211，用来解释逐个指令(从存储器取出)以确定操作单元210的操作的指令译码器212，以及为了执行诸如加、求补、比较、移位、传送等指令操作的算术逻辑单元(ALU)213。此外磁心单元210还包含为了跟踪正在执行程序内目前位置的程序计数器214。通常程序计数器214在执行每一个指令以后加“1”。不过在“跳越”或“转移”指令后，它可能到达一个新值。堆栈指针215和标志位216(进位，零，符号)包含用于作条件转移测试的状态信息。高速缓冲存储器217为快速存取保留最新由存储器取出的数值。这些部分的操作细节，在本
内是众所周知的。时钟发生器230产生用于处理器200及计算机系统总线运行的时钟信号。也可采用磁心时钟信号和总线时钟信号分开的各自的时钟信号发生器。本文档来自技高网...

【技术保护点】
用于一具有总线的计算机系统的微处理机，所述总线用来传送数据，其特征在于所述微处理机包括有：用于产生磁心时钟信号及总线时钟信号的时钟发生装置，所述磁心时钟信号可以为第一或第二频率，所述总线时钟信号为所述第一频率，所述第二频率快于所述第一频率；响应所述磁心时钟信号以处理所述数据的磁心单元；和响应所述总线时钟信号以驱动所述总线上的数据的总线控制器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：JW康纳利，RR比特勒，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]