本发明公开了一种安全芯片COS固件更新方法，包括：接收终端发送的安全芯片COS固件更新请求；对所述终端的身份进行验证；验证通过后采用第一随机密钥对新版COS固件及其HASH值进行对称加密，并对所述第一随机密钥进行非对称加密；将加密后的数...

本发明公开了一种运行非对称加密算法的嵌入式系统，包括：处理器、FPGA模块以及内部总线；所述处理器为硬核处理器系统，集成于所述FPGA模块的框架中，所述处理器以及所述FPGA模块之间通过所述内部总线相连；所述处理器用于接收非对称运算指令...

本发明提供一种用于flash存储器的高可靠性数据读取方法，包括一组ECC控制寄存器，此ECC控制寄存器包括：管理字节使能位、左扇区数据使能位、右扇区数据使能位，用于控制是否对所述用户数据区中另一个扇区进行纠错处理；在对nandflash...

本发明提供一种具有纠错功能的闪存数据存储方法，其ECC控制寄存器包括：管理字节使能位，用于控制是否对所述管理字节区进行纠错；左扇区数据使能位，用于控制是否对所述用户数据区中一个扇区进行纠错处理；右扇区数据使能位，用于控制是否对所述用户数...

本发明公开了一种基于多中断源优先级排序的中断控制方法，所述方法包括：S1、将每个中断源按照有效位、中断类型、中断优先级和中断源序号进行归类，形成若干排列单元；S2、将所有排列单元按照优先级高低的顺序依次排列，形成中断优先级队列；S3、中...

本发明提供一种用于嵌入式系统的高速缓存器，包括地址路径模块、数据路径模块、控制逻辑模块和指令存储模块；指令存储模块包括指令数据寄存器、指令地址寄存器、状态寄存器，指令数据寄存器用于集中存放所述若干个指令段中各自的指令信息，所述指令地址寄...

本发明提供一种处理器用指令存储系统，包括CPU处理单元、指令存储器和高速缓存单元；所述高速缓存单元包括地址路径模块、数据路径模块、控制逻辑模块和指令存储模块；所述指令存储模块存储若干个指令段，该指令段由指令地址位、指令状态位和指令数据位...

本发明提供一种用于嵌入式系统的指令存储装置，包括CPU处理单元、用于存储指令信息的指令存储器和存放有若干个指令段的高速缓存单元；所述高速缓存单元包括地址路径模块、数据路径模块、控制逻辑模块、随机存储器和状态寄存器；所述指令段由指令地址位...

本发明提供一种高可靠性随机存储系统，包括主设备模块、随机存储器和位于主设备模块和随机存储器之间的总线连接器；随机存储器和总线连接器之间设有一总线ECC桥接模块，该总线ECC桥接模块包括至少2个选通控制寄存器、至少2个总线应答选通器、至少...

本发明提供一种应用于随机存储器的ECC存储系统，包括主设备模块、随机存储器和位于主设备模块和随机存储器之间的总线连接器；随机存储器和总线连接器之间设有一总线ECC桥接模块，该总线ECC桥接模块包括至少2个选通控制寄存器、至少2个总线应答...

本发明提供一种随机存储器访问总线ECC校验装置，包括主设备模块、随机存储器和位于主设备模块和随机存储器之间的总线连接器；随机存储器和总线连接器之间设有一总线ECC桥接模块，该总线ECC桥接模块包括至少2个选通控制寄存器、至少2个总线应答...

本发明提供一种用于随机存储器的总线ECC校验系统，其随机存储器和总线连接器之间设有一总线ECC桥接模块，该总线ECC桥接模块包括至少2个选通寄存器、至少2个总线应答选通器、至少2个总线传输选通器和ECC控制器；总线传输选通器的第一总线输...

一种面积紧凑型加解密算法实现方法，将明文编码以字为单位分为4个编码字，密钥编码以字为单位分为4个密钥字；将第1位密钥字至第3位密钥字与一常量运算后，再与第0位密钥字异或运算生成一个字长的第一轮密钥，再将第1位密钥字至第3位密钥字前移至第...

本发明公开了一种单端口调色板SRAM控制器及其控制方法，所述控制器包括：调色板SRAM、寄存器、DMA、像素解包器和时钟分频器，时钟分频器用于对总线时钟进行分频并得到像素时钟，所述总线时钟的频率至少为像素时钟的2倍。本发明通过SRAM倍...

一种用于提高网络安全性的算法硬件实现方法，将明文编码以字为单位分为4个编码字，密钥编码以字为单位分为4个密钥字；将第1位密钥字至第3位密钥字与一常量运算后，再与第0位密钥字异或运算生成一个字长的第一轮密钥，再将第1位密钥字至第3位密钥字...

一种用于DTMB解调芯片的自修复SRAM控制器设计，所述控制器包括出错地址存储寄存器组，用于存储出错的常规SRAM地址。错误探测电路，用于对常规SRAM进行错误探测，并将探测到的出错地址存储到所述出错地址存储寄存器组中。修复电路，用于当...

一种无线局域网用加密方法，将第一组明文编码以字为单位分为4个编码字，将第一组主密钥编码以字为单位分为4个密钥字；将所述第一组主密钥编码中第1位密钥字至第3位密钥字与第0位密钥字运算生成一个字长的第1轮子密钥，再将第1位密钥字至第3位密钥...

本发明公开一种无线局域网用高速加解密方法，将一组明文编码分为4个编码字，主密钥编码分为4个密钥字；将主密钥中第1位密钥字至第3位密钥字与第0位密钥字运算生成一个字长的第一轮子密钥，再将第1位密钥字至第3位密钥字前移，将所述第一轮子密钥移...

本发明公开一种用于无线局域网的高速加解密方法，将一组明文编码分为4个编码字，主密钥编码分为4个密钥字；将主密钥中第1位密钥字至第3位密钥字与第0位密钥字运算生成一个字长的第一轮子密钥，再将第1位密钥字至第3位密钥字前移，将所述第一轮子密...

本发明公开了一种支持多核处理器的SRAM控制器及其跟踪信息处理方法，所述SRAM分别通过第一数据通路和第二数据通路与若干处理器相连，SRAM控制器还通过第一数据通路与SRAM存储器相连，所述SRAM控制器包括：依次相连的过滤模块、混合模...