支持多核处理器的SRAM控制器及其跟踪信息处理方法技术

本发明专利技术公开了一种支持多核处理器的SRAM控制器及其跟踪信息处理方法，所述SRAM分别通过第一数据通路和第二数据通路与若干处理器相连，SRAM控制器还通过第一数据通路与SRAM存储器相连，所述SRAM控制器包括：依次相连的过滤模块、混合模块、SRAM读写控制模块、以及分别与过滤模块、混合模块和SRAM读写控制模块相连的若干控制寄存器和若干状态寄存器。本发明专利技术通过对多处理器发出的跟踪信息进行过滤和混合，有效降低了需要存储的跟踪信息数据量，并提高了SRAM存储器存储多处理器跟踪信息时的存储单元利用率，以达到用有限的芯片内SRAM存储单元存储尽量多的多处理器跟踪信息的目的。

【技术实现步骤摘要】
支持多核处理器的SRAM控制器及其跟踪信息处理方法
本申请涉及SRAM控制器及其数据处理
，尤其涉及一种支持多核处理器的SRAM控制器及其跟踪信息处理方法。
技术介绍
中高端处理器大多会在正常执行应用程序时，输出经过编码的跟踪记录信息。这些跟踪记录信息在被保存后，经过与处理器配套的调试工具的解码和处理，可以将处理器内部的指令执行流程加以真实还原，从而达到对处理器运行状态进行跟踪记录的效果。跟踪记录信息的保存和提取，对于应用程序的前期调试开发，以及程序在实际应用时的实时监控，都有着重要的意义。用于保存处理器发出的经过编码的跟踪记录信息，既可以采用芯片内部集成的存储模块，也可以采用芯片外部配套的独立存储设备。采用芯片外部独立的存储设备来存储跟踪记录信息，其优点是存储容量大。其缺点是需要在芯片上增加一套跟踪记录信息的输出接口，且该套接口的传输速度需要能够与处理器的运行速度相匹配，以达到实时输出的目的。采用芯片内部集成存储模块来存储跟踪记录信息，其优点是存储速度快，且省去相应的芯片输出接口。其缺点是内部集成的存储模块容量有限，无法记录处理器工作时的全部跟踪记录信息。随着中高端处理器速度本文档来自技高网...

【技术保护点】
一种支持多核处理器的SRAM控制器，所述SRAM分别通过第一数据通路和第二数据通路与若干处理器相连，SRAM控制器还通过第一数据通路与SRAM存储器相连，其特征在于，所述SRAM控制器包括：过滤模块，用于检测各个处理器发出的数据包中跟踪信息是否需要保存以及跟踪信息是否有效，若跟踪信息无需保存或跟踪信息无效，则丢弃该数据包；混合模块，所述混合模块与过滤模块相连，用于将过滤模块输出的数据包按并行到来的先后顺序将多路的数据包进行混合，转换成单路的有效数据包，并发送该有效数据包；SRAM读写控制模块，所述SRAM读写控制模块与混合模块相连，用于接收混合模块中的有效数据包，并将混合后的有效数据包写入SR...

【技术特征摘要】
1.一种支持多核处理器的SRAM控制器，所述SRAM控制器分别通过第一数据通路和第二数据通路与若干处理器相连，SRAM控制器还通过第一数据通路与SRAM存储器相连，其特征在于，所述SRAM控制器包括：过滤模块，用于检测各个处理器发出的数据包中跟踪信息是否需要保存以及跟踪信息是否有效，若跟踪信息无需保存或跟踪信息无效，则丢弃该数据包；混合模块，所述混合模块与过滤模块相连，用于将过滤模块输出的数据包按并行到来的先后顺序将多路的数据包进行混合，转换成单路的有效数据包，并发送该有效数据包，其中，所述混合模块包括若干数据缓冲器以及与一个与全部数据缓冲器相连的数据缓冲器读出控制电路，所述数据缓冲器用于存储有效数据包及存储已缓冲数据包个数信息，所述数据缓冲器读出控制电路用于向数据缓冲器提供控制信息，所述数据缓冲器的个数与集成的处理器的个数相同；SRAM读写控制模块，所述SRAM读写控制模块与混合模块相连，用于接收混合模块中的有效数据包，并将混合后的有效数据包写入SRAM存储器，还用于从SRAM存储器中读出已经存储的有效数据包；若干控制寄存器，所述控制寄存器分别与过滤模块、混合模块和SRAM读写控制模块相连，控制寄存器包括用于配置需要存储跟踪信息处理器的存储配置单元、以及控制SRAM控制器的启动和暂停的开关控制单元；若干状态寄存器，所述状态寄存器分别与过滤模块、混合模块和SRAM读写控制模块相连，状态寄存器包括用于标示存储至S...

【专利技术属性】
技术研发人员：郑茳，肖佐楠，匡启和，竺际隆，王粟，沈贽，
申请(专利权)人：苏州国芯科技有限公司，
类型：发明
国别省市：