本申请公开了一种基于超级反相器的环内耦合环形振荡器设计的方法，涉及半导体集成电路芯片设计领域。具体实现方案为：在传统反相器延迟单元和传统反相器延迟单元的输入输出抽象模型中，采用负延时偏离的反相器取代传统的反相器延迟单元，提高环形振荡器频...

本申请公开了基于负延时偏离的多环环间耦合的环形振荡器的设计方法，涉及半导体集成电路芯片设计领域。具体实现方案为：利用多输入‑单输出的反相器延迟单元取代传统的单端输入‑单端输出的延迟单元；基于多输入‑单输出的反相器延迟单元和5级环形振荡器...

本申请实施例提供一种Delta‑Sigma数字模拟转换器中，包括数字前端滤波器模块、数字前端Delta‑Sigma调制器模块和模拟输出模块，所述数字前端滤波器模块输入8kHz的16位数字信号流数据，输出4MHz的16位数字信号流数据给所...

本申请实施例提供一种电流倍乘电路，该电流倍乘电路包括电流输入单元、电流输出单元和电流镜像单元，所述电流镜像单元包括：主晶体管模块、镜像晶体管模块、控制字开关模块以及基准电流放大模块，所述主晶体管模块生成基准电流，所述镜像晶体管模块分为多...

本申请公开了基于负反馈时间误差放大器的时间数字转换器的设计方法，涉及半导体集成电路芯片设计领域。具体为：分析单延迟链的传统时间数字转换器，将两路延迟的相对误差作为转换精度，设计Vernier延迟链的高精度时间数字转换器，实现粗调节；采用...

本申请公开了一种自偏置时间误差放大器的设计方法，涉及半导体集成电路芯片设计领域

本发明公开了一种基于数字信号处理器和硬件加速单元的时钟时间处理方法与装置。通过扩展通用数字信号处理器,增加适应时频领域处理的硬件加速单元,实现可扩展的,对未来协议更新具有适应性的高性能长生命周期时钟时间处理系统。本发明具有灵活的可扩展性...

本发明公开了一种皮秒级分辨率电信号边沿到达时间测量的装置与方法，该装置包括：被测信号/校准选择器MUX1、可调节延迟单元DLY_CELL组成的被测信号链、时钟信号/校准选择器MUX2、可调节延迟单元DLY_CELL组成的时钟信号链、多个...

本发明提供一种提高Bandgap电路电源抑制比的启动电路，其特征在于，包括依次连接的启动电路、电流产生电路和电压产生电路，其中：启动电路，用以确保Bandgap电路上电之后正常工作；电流产生电路，用以产生正温度系数电流，所述正温度系数电...

本发明提出了一种细粒度延迟输出控制的电路，其特征在于，包括寄存器组REGISTER、由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链、模拟插值电路INTERPLATE以及锁存器LATCH；所述寄存器组REGISTER用于接收...

本发明公开了一种提高同步逻辑实时运行可靠性的方法，通过规范电路设计，在EDA流程中插入自动化修改网表步骤，在网表中插入冗余电路，提高电路的可靠性，包括原始同步逻辑电路，其特征在于：还包括VOTEs判定逻辑部分，通过组合逻辑部分和时序逻辑...