一种细粒度延迟输出控制的电路和方法技术

本发明专利技术提出了一种细粒度延迟输出控制的电路，其特征在于，包括寄存器组REGISTER、由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链、模拟插值电路INTERPLATE以及锁存器LATCH；所述寄存器组REGISTER用于接收数字电路控制信号C_IN和系统同步时钟clk，并将输入的单端信号转换成差分信号，送至由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链；所述延迟注入单元链用于最终输出延迟信号I0/IB0，同时最终输出的延迟信号I0/IB0再经过一级延迟注入单元形成延迟信号I1/IB1；所述模拟插值电路INTERPLATE用于接收延迟信号I0/IB0和延迟信号I1/IB1，并根据I0/IB0、I1/IB1分压出N个细粒度相位的模拟信号，由P信号控制在这N个模拟信号选择出一路信号进行输出。

【技术实现步骤摘要】
一种细粒度延迟输出控制的电路和方法
本专利技术涉及高精度输出时间事件信号控制领域，具体地说是一种细粒度延迟输出控制的电路和方法。
技术介绍
做在同一硅片上的电路(DIE)，在工艺一致性范围内，相同的单元拥有一致的运行环境温度以及电源电压，因此，拥有较好输出隔离特性的单元级联后，通过控制布局摆放和布线长度，可得到等差延迟的延迟注入单元链。通过选择在哪一级单元注入信号变化，即可在最后的输出级看到相应延迟的信号变化。通过选择注入点，可以以Δt的粒度控制输出延迟。在此基础上更近一步，通过对最后的相邻两个抽头进行电阻分压输出得到N个细分相位，对N个细分相位信号进行选择，即可得到比单级抽头更加细腻的时间相位输出，此步骤称为模拟插值。
技术实现思路
本专利技术公开了一种细粒度延迟输出控制的电路和方法，通过选择做在同一硅片上的等差延迟的延迟注入单元链的注入点，实现以Δt的粒度控制粗粒度输出延迟控制，在此输出的基础上，通过N相位模拟差值技术把Δt近似的分割为N个细粒度相位，进行选择输出，本专利技术可通过模拟IC设计在CMOS芯片中实现。本专利技术解决上述问题所采用的技术方案是：该细粒度延迟输出控制的电路，本文档来自技高网...

【技术保护点】
1.一种细粒度延迟输出控制的电路，其特征在于，包括寄存器组REGISTER、由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链、模拟插值电路INTERPLATE以及锁存器LATCH；所述寄存器组REGISTER用于接收数字电路控制信号C_IN和系统同步时钟clk，并将输入的单端信号转换成差分信号，送至由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链；所述延迟注入单元链用于最终输出延迟信号I0/IB0，同时最终输出的延迟信号I0/IB0再经过一级延迟注入单元形成延迟信号I1/IB1；所述模拟插值电路INTERPLATE用于接收延迟信号I0/IB0和延迟信号I1/IB1，并根...

【技术特征摘要】
1.一种细粒度延迟输出控制的电路，其特征在于，包括寄存器组REGISTER、由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链、模拟插值电路INTERPLATE以及锁存器LATCH；所述寄存器组REGISTER用于接收数字电路控制信号C_IN和系统同步时钟clk，并将输入的单端信号转换成差分信号，送至由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链；所述延迟注入单元链用于最终输出延迟信号I0/IB0，同时最终输出的延迟信号I0/IB0再经过一级延迟注入单元形成延迟信号I1/IB1；所述模拟插值电路INTERPLATE用于接收延迟信号I0/IB0和延迟信号I1/IB1，并根据I0/IB0、I1/IB1分压出N个细粒度相位的模拟信号，由P信号控制在这N个模拟信号选择出一路信号进行输出；所述由P信号控制在这N个模拟信号选择出一路信号进行输出的信号在保持阶段可通过锁存指示LATCH_EN控制而被输出进锁存器LATCH锁存，在锁存阶段，前级电路可以动作而实现其他目的。2.根据权利要求1所述的一种细粒度延迟输出控制的电路，其特征在于：所述前级电路可以动作而实现其他目的为结合反馈信号FB定时的参数学习和训练。3.根据权利要求1所述的一种细粒度延迟输出控制的电路，其特征在于：所述延迟注入单元TDO_CELL采用对称的模拟差分电路，输入端采用传输门组合等延迟正向或反向选通，输出端采用反相放大...

【专利技术属性】
技术研发人员：许文，徐兴利，赵妍，李明春，何玉樟，陈政，
申请(专利权)人：深圳市精嘉微电子有限公司，
类型：发明
国别省市：广东,44