提供具有高效指令转译能力的处理器，其中微码装置具有采用一微操作位宽的一第一存储装置，且该第一存储装置存储一快速转换表。该指令转译器辨识出所接收的一宏指令为一特定复杂指令时，操作该寄存器别名表硬件使能该微码装置查表该快速转换表，以获得该特...

一种具有大容量最末级高速缓存的处理器。该处理器具有多个核心、一主存储节点、多个高速缓存片、以及网型互连。该等高速缓存片对应该等核心组成一最末级高速缓存。该网型互连将该主存储节点以及该等高速缓存片环型连接，并令彼此非环型相邻的至少两高速缓...

本发明公开一种多芯片立体连接成粒芯的处理器，其以粒芯采用多芯片立体连接实现。该处理器包括多个第一组核心芯片、一第一输入输出扩展芯片、以及一输入输出路由芯片。该输入输出路由芯片以多个第一组核心‑输入输出路由互连连接该等第一组核心芯片，并以...

本发明提供一种计算机系统与应用程序相容执行方法。该计算机系统以一混合架构处理器同时提供第一类型核以及第二类型核。第二类型核设计有该第一类型核未支持的特殊指令、或该第一类型核已变化语意的特殊指令。当第一类型核运行的一应用程序包括特殊指令时...

本发明提供一种计算机系统与应用程序相容执行方法。该计算机系统以一混合架构处理器同时提供第一类型核、以及第二类型核。相应一应用程序，该混合架构处理器运行的操作系统评估该应用程序的核心调度指标，据以在该第一类型核、以及该第二类型核间，切换执...

本公开涉及系统管理模式技术领域，尤其涉及一种针对系统管理模式的控制方法、处理器和计算机系统，该方法应用于处理器，处理器包括至少一个逻辑核，该方法包括在各逻辑核进入系统管理模式之前进行初始化设置，初始化设置包括：为各逻辑核分配在系统管理模...

本公开涉及一种动态电压降违例的处理方法及装置和存储介质，该方法包括：第一获取步骤，用于获取通过采用第一翻转率对目标电路布局进行第一电压降分析而产生的第一电压降分析结果；第二获取步骤，用于获取通过采用第二翻转率对所述目标电路布局进行第二电...

本发明公开一种计算机系统以及系统内存加解密方法。该计算机系统具有系统内存加解密功能，其包括：一系统内存，用于存储数据；以及一处理器，耦接该系统内存；其中，该处理器具有密钥寄存器，存储多个密钥；该处理器根据该系统内存中数据的地址，从该多个...

本发明提供一种计算机系统以及系统内存加解密方法。该计算机系统具有系统内存加解密功能，以全局上下文隔离的密钥，加解密该处理器所耦接的一系统内存中的数据。特别是，该处理器以密钥辨识码区别密钥，且各密钥辨识码包括一全局上下文辨识码。

本发明公开一种服务器系统以及服务器硬盘热插拔方法。服务器使用的中央处理单元包括一系统控制中断引脚，用于接收一系统控制中断警讯。该系统控制中断警讯的一警讯状态反映一背板上多个固态硬盘接口发生的热插拔事件，且该中央处理单元相应该系统控制中断...

本发明提供一种计算机系统以及系统内存加解密方法。该计算机系统中的处理器具有加解密引擎。该加解密引擎包含一密钥表，对一系统内存中的数据进行加解密响应于一平台设定指令，该处理器从一第三寄存器(EDX)，读取一密钥辨识码，从一第二寄存器(EC...

本公开涉及启动控制装置、方法和计算机系统。计算机系统的启动控制装置用于对多个簇的启动进行控制，各所述簇设置在对应的中央处理单元中且包括至少一个芯片组，芯片组包括增强型串行外设接口控制器，所述装置包括基板管理控制器，接收对应于所述多个簇中...

内建验证功能的芯片以及芯片内建验证方法。芯片上多个关键点提供的信号集结成一运作信息。该芯片内建的验证硬件包括多个寄存器，供编写涉及顺序相关的事件的分支型触发条件。该验证硬件还包括一运算模块，相应满足该等寄存器所载的分支型触发条件的该运作...

本公开涉及计算机技术领域，尤其涉及一种计算机系统及其内存初始化方法，所述计算机系统包括：第一内存；初始化存储器，用于存储内存初始化固件；第一芯片组，与所述初始化存储器和所述第一内存藕接，所述第一芯片组包括第一内存节点，所述第一内存节点包...

本申请提供了一种基于I<supgt;2</supgt;C总线的DDR5内存温度监测装置及方法，该芯片功耗估计装置包括：增强型I<supgt;2</supgt;C控制装置，其用于经由I<supgt;2<...

本公开涉及系统管理模式技术领域，尤其涉及一种系统管理模式进入方法、处理器和计算机系统，该方法应用于处理器，处理器包括至少一个逻辑核，该方法包括响应于系统管理中断，进入系统管理模式；将当前的状态信息存储至对应的状态保存区；将运行模式设置为...

本公开涉及一种波形分析方法