非易失性半导体存储器件包括选择晶体管和存储晶体管，其形成在用于多个存储单元中的每一个的阱上。在从存储晶体管读取数据时，第一电压被施加到存储晶体管的源极和阱，并且第二电压被施加到多个存储单元中未被选择的存储单元中包含的选择晶体管的栅极。第...

本发明提供一种包括存储区域和逻辑区域的半导体器件及其制造方法。存储区域包括通过将电荷累积到侧壁绝缘膜中来存储信息的晶体管(存储晶体管)。使存储区域中包括的存储晶体管的侧壁绝缘膜的宽度大于逻辑区域中包括的晶体管(逻辑晶体管)的侧壁绝缘膜的...

一种半导体器件，包括连接至同一电源的第一晶体管和第二晶体管。第一晶体管和第二晶体管的每一个，在设置在第一导电类型的源极区与漏极区之间的低浓度沟道区下方包括第二导电类型的浓度较高的杂质区。使第一晶体管和第二晶体管之一的栅极绝缘膜的厚度大于...

本发明提供一种半导体装置及半导体装置的制造方法，该半导体装置包括第一多晶硅和第二多晶硅作为电阻元件，所述第一多晶硅和第二多晶硅包含诸如硼等的同种杂质并且具有不同的宽度。第一多晶硅包含浓度为CX的杂质。第二多晶硅的宽度大于第一多晶硅的宽度...

本公开涉及对改进型晶体管的源/漏延伸控制。提供一种不进行晕环注入的晶体管，包括：栅极；源极区；漏极区；无掺杂外延生长的沟道层，位于所述栅极下方，并且在所述源极区与所述漏极区之间延伸；第一高掺杂层，位于所述沟道层下方，并且能够与所述沟道层...

本发明提供一种包括存储区域和逻辑区域的半导体器件。存储区域包括通过将电荷累积到侧壁绝缘膜中来存储信息的晶体管(存储晶体管)。使存储区域中包括的存储晶体管的侧壁绝缘膜的宽度大于逻辑区域中包括的晶体管(逻辑晶体管)的侧壁绝缘膜的宽度。利用本...

一种半导体器件，包括连接至同一电源的第一晶体管和第二晶体管。第一晶体管和第二晶体管的每一个，在设置在第一导电类型的源极区与漏极区之间的低浓度沟道区下方包括第二导电类型的浓度较高的杂质区。使第一晶体管和第二晶体管之一的栅极绝缘膜的厚度大于...

公开一种降低电子装置中的功耗的系统和方法，一种电子装置和系统及用于制造和使用该电子装置和系统的方法，以及一种半导体器件。主要通过重新使用块CMOS处理流程和制造技术来实施该结构和方法。该结构和方法涉及深度耗尽沟道(DDC)设计，允许CM...

一种上电体偏置电路和方法，其中该装置可包括：至少第一体偏置电路，被配置为生成第一体偏置电压，该第一体偏置电压不同于集成电路装置的电源电压；至少第一偏置控制电路，被配置为将第一体偏置节点设置为第一电源电压，并且随后使得所述第一体偏置节点被...

提供了一种器件及方法。该器件可以包括：运算放大器电路，具有差分晶体管对，差分晶体管对中的第一晶体管被形成在衬底的第一阱中，而差分晶体管对中的第二晶体管被形成在衬底的第二阱中；体偏置产生器，被配置为产生针对所述第一阱而非所述第二阱的至少第...

本申请公开了一种包含多个器件类型的集成电路管芯，包括：多个掺杂阱，至少一些掺杂阱被二次掺杂以形成用于第一器件类型的屏蔽层，至少一些掺杂阱支持第二器件类型；阈值电压调节层，位于第一器件类型的屏蔽层上，被掺杂以提供阈值电压设置凹槽；第一沟道...

本发明提供一种具有穿通抑制的先进晶体管和管芯，所述管芯包括：衬底，衬底为单个半导体材料的单晶；多个场效应晶体管结构，由衬底支撑；其中至少一个晶体管结构具有在栅极下方且在所述源极与漏极之间延伸的多个不同的掺杂区域，注入多个掺杂区域来为所述...