本申请实施例提供一种数字信号处理模块中的后加器，后加器包括：运算器，分别与数据源选择器、进位处理单元、比较器单元和输出数据选择器连接；所述运算器被配置为对至少来自进位处理单元，数据源选择器以及所述乘法器的部分和输出执行一个或多个数学或逻...

本发明实施例公开了一种FPGA位线缓冲器电路，电路包括：控制单元、预充电单元、位存储器单元以及位线缓冲器。位线缓冲器包括：缓冲器存储单元、缓冲器使能线、反相缓冲器使能线、位线驱动单元、反位线驱动单元。在本发明实施例中，在位存储器的基础上...

本发明提供一种FPGA芯片中的初始化电路和初始化方法。初始化电路包括：嵌入式存储器，在所述嵌入式存储器内建的地址计数器，配置存储器，配置存储器的输入输出模块，数据通路，N个写使能信号发生器，所述数据通路用于接收数据并传送到所述输入输出模...

本申请实施例公开了一种IP核与FPGA连接的结构，其特征在于，所述IP核与所述逻辑资源模块/绕线资源模块通过连接结构连接，所述连接结构至少包括以下中的一种：第一连接模块组、第二连接模块组、第三连接模块组；信号经过所述IP核发送/接收，通...

一种

本申请实施例公开了一种区域约束的方法，其特征在于，包括：获取至少一个第一目标数量和第三目标数量；根据所述至少一个第一目标数量，生成与各个第一目标对象对应的各个第一目标区域，根据所述第三目标数量，生成与所述第三目标对象对应的第三目标区域，...

本申请提供了一种用于振荡器的温度补偿电路，涉及集成电路技术领域。电路包括：开关控制电路在使能信号的控制下，对n个输入选择信号和使能信号进行译码处理，得到2

本申请涉及成电路技术领域，具体涉及一种关于深亚微米数字后端电源网络的布局结构，包括：芯片本体；以及金属层，金属层设置有M层，M层金属层分为第一金属层至第M层金属层，第一金属层至第M层金属层由下至上依次叠设在芯片本体上，每层金属层上设置有...

本发明涉及一种硬件描述语言代码自动补全方法，所述方法包括：获取work库中各模块module的完整信息，将获取的各module的完整信息存储在模块存储文件中；跟踪到用户在Verilog代码的module语句部分输入被例化的module的...

本申请提供了一种efuse的编程控制方法及efuse控制器，涉及集成电路技术领域。该方法包括：读取efuse中的信息，信息包括数据锁存字段的数值、第一efuse数据和第一循环冗余校验(Cyclic Redundancy Check，CR...

本发明实施例提供的一种FPGA配置码流的读回校验方法及装置，所述方法包括，在同一个移位过程内，利用配置控制器执行写操作、读操作，通过移位寄存器将配置码流中的一行二进制数据输入到FPGA内核的配置存储器后，立即读出配置存储器中的数据，利用...

一种FPGA存储器以及FPGA芯片。FPGA配置存储器包括第一修改单元；第一修改单元是基于对第一存储单元的修改而形成的；第一上拉管的源极、漏极和栅极均与工作电源端电连接，第二上拉管的源极、漏极和栅极均与工作电源端电连接；第一下拉管的栅极...

一种FPGA芯片。所述FPGA芯片包括绕线资源、逻辑资源以及IP模块，其特征在于，所述FPGA芯片还包括第一连接模块组，所述第一连接模块组包括多个连接模块；所述第一连接模块组中的各连接模块分别位于不同的绕线资源和IP模块之间，且各连接模...

一种串并转换电路，包括：数据移位单元，用于对所述串行数据进行移位，得到N个bit的数据；数据缓存单元，用于对每个bit的数据进行缓存；数据采样单元，用于产生采样加载信号；其中，当所述采样加载信号有效时，所述数据缓存单元以并行方式输出缓存...

本申请实施例公开了一种FPGA配置方法及装置，所述方法包括：将FPGA配置过程中至少一个寄存器中的每个寄存器的比特位划分为第一预设阈值个数比特和第二预设阈值个数比特；针对至少一个寄存器中的每个寄存器和配置数据分别增加1比特，针对每个寄存...

一种控制电路电压稳定性的电路，包括：主低压差线性稳压器LDO，用于为至少一个子LDO提供电压，至少一个子LDO中的每个子LDO，均用于为与子LDO连接的电子器件提供电压；比较器，用于比较子LDO的输出电压与主LDO的输出电压；供电电路，...

本发明涉及一种FPGA配置码流的CRC校验方法，所述方法包括：上位机软件将一个FPGA配置码流分割成多个码流数据块；配置模块每读回一个码流数据块，即对读取到的码流数据块进行CRC校验，并将校验成功的码流数据块写入FPGA。本发明的方法，...

本发明涉及一种布线优化方法，对于任一LP，包括：布线模块从位置信息中，获取到该LP有超过一个器件的输出端与同一MUX的数据输入端连接，且其中一个的输出端还与绕线资源连接；其中，MUX的输出端和绕线资源均为该LP连接外部模块的端口；对所述...

本发明实施例提供的一种基于综合网表的FPGA芯片调试方法及装置，通过利用FPGA开发软件对FPGA工程文件进行综合，确定原始的FPGA综合网表；选择综合网表中的数据信号以及数据信号的时钟信号，确定FPGA工程文件的约束文件，根据约束文件...

一种DLL调整电路，包括粗调模块和精调模块。粗调模块，以第一延迟步进，对DLL的输入信号进行延迟粗调整。精调模块，包括控制单元、调整单元。控制单元，用于输出控制信号，以控制精调模块的调整量。调整单元，基于控制单元的控制信号，以第二延迟步...