本发明公开了一种同步数字传输设备主备时钟平滑切换的方法，该方法是在时钟板由备到主进行切换的瞬间，压控晶振控制电压由选择模拟锁相环的控制电压向选择数字锁相环的控制电压进行切换，关键在于，该数字锁相环控制电压是将本板的模拟锁相环控制电压先经...

本发明公开了一种时钟分频的方法，该方法包括以下步骤：ａ）根据当前源时钟频率和用户需求的目标时钟频率计算出至少两个对源时钟进行分频的模值及每个模值的分频次数；ｂ）通过对步骤ａ所述的两个模进行计数，并按照ａ所述的分频次数进行控制，得到目标时...

一种同步数字体系系统时钟，包括一个锁相环，根据参考源控制输出的时钟频率；其特征在于：还包括　　　　主振荡器，根据锁相环的输出信号输出系统时钟信号；　　　　备振荡器，作为主振荡器的备份，根据锁相环的输出信号输出系统时钟信号。

一种数字鉴相器，其特征在于，包含：　　　　延时模块，用于根据一个鉴相时钟信号产生多个不同相位的鉴相时钟信号；　　　　鉴相模块，用于对所述延时模块提供的所述多个不同相位的鉴相时钟信号分别进行鉴相计数，并保存总的鉴相计数值供外部使用。

本发明涉及电子设备中的时钟锁定装置，公开了一种时钟锁定和频率偏差的检测装置，使得在使用少量逻辑电路资源的前提下，实现失锁和频差检测，同时能够提高检测精度、减小设计难度、优化电路可靠性，降低成本，提高性能。这种时钟锁定和频率偏差的检测装置...

本发明公开了一种时钟的小数分频方法，该方法为：按ｍ分频和ｍ＋１分频间插的方式对待分频时钟进行小数分频，得到一个基本时钟，并同时产生一个使能信号；利用所述使能信号整形所述基本时钟，获得所需频率的时钟信号。本发明通过不同分频的间插能够改善时...

本发明公开了一种锁相环检测装置，包括用于判断锁相环的输入参考时钟ＣＬＫ与锁相环的反馈输入ＣＬＫＦＢ相差的第一失锁检测部件（６）和第一或门Ｇ７；所述第一失锁检测部件（６）进一步包括：第一循环移位寄存器Ｕ１、第二循环移位寄存器Ｕ２、多个与门...

本发明公开了一种时钟合成方法，以解决现有技术中硬件模拟锁相环电路因受分立元器件以及模拟环路滤波器的影响，存在调节范围的受限制和调节精度较差，以及无法实现时钟性能可预置和复杂性能组合调节的问题；所述方法为：鉴相／鉴频器对参考时钟和反馈时钟...

本发明提供了一种锁相环失效检测方法。具体为：预置频率相同的输出时钟和参考时钟；获取输出时钟脉冲和参考时钟脉冲；获取所述的输出时钟脉冲与参考时钟脉冲的个数差，判断所述个数差是否大于预置的门限，若超过该门限则进行锁相环失效处理。本方法由于所...

本发明涉及一种锁相环频率锁定的判断方法及电路。本发明主要是将ＰＬＬ（锁相环）中的ＰＦＤ（Ｐｈａｓｅ－Ｆｒｅｑｕｅｎｃｙ　　Ｄｅｔｅｃｔｏｒ，鉴相器）电路输出的相差判别信号用于ＰＬＬ频率锁定判断电路，从而可以监测相位的滑动情况，并将出现周...

一种可以消除数控振荡器频率误差的方法以及实现该方法的累加器，用于ＷＣＤＭＡ和ＣＤＭＡ２０００系统中；所述方法包括以下步骤：Ａ．用相位累加器对输入频率控制字进行累加，并根据所述频率控制字的低２比特值，每三点对累加相位或所述频率控制字进行一...

本发明公开了一种模拟锁相环实现保持功能的系统和方法，涉及通信技术领域。一种模拟锁相环实现保持功能的系统包括：鉴相器、环路滤波器和压控振荡器，还包括连接在环路滤波器与压控振荡器之间的保持电路；保持电路从环路滤波器的输出端采集控制电压，并进...

本发明涉及一种数字逻辑锁相环的实现装置，该方法主要包括：补偿逻辑单元：用于根据接收到的参考信号、轨迹信号和输入信号之间的关系，计算出对参考信号、轨迹信号进行频率和相位调整的补偿幅度，并将所述补偿幅度和参考信号、输入信号传递给发生器单元；...

本发明适用于通信领域，提供了一种延迟锁相环、压控延迟线以及延时单元，包括偏置产生器和压控延迟线，所述偏置产生器产生偏置电压输入到压控延迟线，控制所述压控延迟线产生延时，所述压控延迟线包括一个或者多个级联的延时单元，所述延时单元包括一个对...

本发明公开了一种偏置电路以及压控振荡器，用于提高偏置电路的稳定性。本发明偏置电路包括：误差放大电路，所述误差放大电路的反相输入端接参考电压；压控电流源，所述压控电流源的电压控制端与所述误差放大电路的电压输出端相连，所述压控电流源的电流大...

本发明提供一种输入时钟转换为高频时钟的实现方法，包括：接收输入时钟；使用第一级锁相环滤除所述输入时钟的抖动，得到低频时钟；使用第二级锁相环将所述低频时钟转换为高频时钟。本发明还提供一种锁相环装置。由于将输入时钟转换为低频时钟的锁相环和将...

本发明公开了一种获取振荡器的控制信号的方法、装置和一种锁相环，属于电子领域。所述方法包括：通过设置锁相环的控制器，获取所述控制器的输出信号；所述锁相环的环路滤波器接收所述输出信号，对所述输出信号进行处理获取到所述锁相环的振荡器的中心频率...

本发明公开了一种数字锁相环和消除毛刺的方法，属于电子技术领域。所述数字锁相环包括触发器和延迟线。所述方法包括：触发器从触发端接收延迟线输出的延迟后的时钟信号，并从输入端接收延迟线内的第一延迟单元选择端的信号，第一延迟单元的选择端在触发器...

本发明公开了一种确定时钟域转换异常的装置，包括写地址变换模块和读写地址变换比较模块，写地址变换模块用于将异步信号所处时钟域的写地址转换为格雷码，读写地址变换比较模块用于在主时钟域将读、写地址转换为同一种码制后计算它们的差值，将该差值与预...

本发明公开了一种同步信号检测装置，包括：边沿检测单元，用于检测所输入同步信号的边沿；时钟发生器，用于产生内部时钟信号；脉冲信号检测单元，用于当接收到所述边沿检测单元输出的脉冲信号时，产生置位信号；当接收到所述边沿检测单元输出的电平信号时...