本发明属于集成电路技术领域，具体为一种适用于数字电源控制器的改进型窗口式并行模数转换器。它由７个ＰＭＯＳ管，４个ＮＭＯＳ管，２ｎ个电阻，２ｎ个比较器组成。由ＭＯＳ管形成一个差分输入、单端输出的折叠共源共栅放大器。在放大器输出节点的上下，...

本发明属于通信技术领域，具体为一种计算复杂度低的准循环低密度奇偶校验码（ＱＣ－ＬＤＰＣ）的构造方法。本方法包括２个步骤：１．构造ＱＣ－ＬＤＰＣ码奇偶校验矩阵的指数矩阵；２．通过指数扩展把指数矩阵变换成ＱＣ－ＬＤＰＣ码的奇偶校验矩阵Ｈ。由...

本发明属集成电路技术领域，具体为一种适用于数字电源控制器的混合型数字脉宽调制器。它由自适应偏置电压产生电路、８级压控环路振荡器和数字控制部分组成。自适应偏置电压产生电路产生一个具有温度工艺补偿的偏置电压Ｖ↓［ｃｔｒｌ］来控制８级压控环路...

本发明属集成电路技术领域，具体为一种适用于数字电源控制器的窗口式模数转换器。它由一个ＰＭＯＳ差分输入对、一个ＣＴＡＴ偏置电流产生电路、两个环路振荡器和数字部分组成。数字部分由两个ｎ位计数器、一个ｎ位比较器、一个ｎ位减法器、一个ｎ位Ｄ触发...

本发明属于高速无线数字通信、光纤通信和磁光学存储技术领域，具体涉及一种多码率非规则ＬＤＰＣ码的解码器，可直接应用于前向纠错信道编码的解码中。该解码器主要包括输入输出缓存、中间数据存储器、运算逻辑、控制逻辑等部分；通过对信道信息或者其它前...

本发明属集成电路技术领域，具体为一种可抑制采样时钟相位偏差影响的时间交错模数转换器。它由前端采样保持电路、各个通道的采样保持电路、子模数转换器以及多路复用器组成。其中，子模数转换器由缓冲器、参考电阻串、两级粗子预放大电路、细子预放大电路...

本发明属于集成电路技术领域，具体涉及一个超宽带（ＯＦＤＭ－ＵＷＢ）系统的双采样两步式折叠内插模数转换器。本发明提出的两步式折叠内插模数转换器，由采样保持电路、粗子转换器、参考电平选择电路、细子转换器和数字编码电路连接构成。本发明采用两步...

本发明属于集成电路技术领域，具体为一种采用混合型二层折叠电路模数转换器。它由单一采样保持电路、参考电阻串、预放大、电阻失调平均和２次内插电路、粗模数转换器、折叠电路、电阻８次内插电路、比较器、编码电路等构成，其中折叠电路由放大电路和输出...

本发明属于集成电路技术领域，具体为一种采用运算放大器共享的低功耗流水线模数转换器。该模数转换器由输入采样保持电路，６级余量增益电路，１级２位全并行模数转换器，用于运算放大器共享的切换开关，６个子模数转换器，６个子数模转换器，流水线输出时...

本发明属通信技术领域，具体为一种具有初始化电路的锁相环环路滤波器电路。该电路利用施密特触发器具有两个不同翻转阈值电压的特性，给合系统上电启动时的一个初始化信号ＲＥＳＥＴ，来控制初始化电路的工作；通过调整施密特触发器的阈值电压，可以得到不...

本发明公开了一种用于射频识别的功率自适应变数据率通讯的装置和方法。其中，装置由天线、片外匹配网络和射频标签芯片组成，射频标签芯片由桥式整流、电源产生、接收／发送、数字基带控制和功率自适应时钟等模块组成。电源电压量化模块对电源电压进行量化...

本发明属于集成电路技术领域，具体为一种适用于环振锁相环的动态电压模式相位内插电路。该电路由两个预驱动器、用于分压的电阻串，用于降低输入时钟ｓｌｅｗ　　ｒａｔｅ两个负载电容和时钟重整形驱动器经电路连接组成。其中，电阻串的电阻数目、重整形驱...

本发明属于电子工程技术领域，具体为一种易于片上集成的电荷泵锁相环电路用的环路滤波器。该环路滤波器是基于一具自编置电流模滤波器而设计，受锁相环环路的反馈控制，这样简化了电路设计，减少了芯片的功耗和面积。而且，使用该滤波器的锁相环，环路的带...

本发明属于集成电路技术领域，具体为一种在各种工艺和温度下自适应频率补偿的高频环振型锁相环电路。该电路由一个能够自适应校准中心频率的多通路环形压控振荡器、差分电荷泵、线性双转单电路、分频器等电路构成。其中，自适应多通路压控振荡器具有快慢两...

本发明属于射频集成电路技术领域，具体为一种实现粗、细双调谐适用于高频应用的低功耗ＣＭＯＳ压控环形振荡器，它由４级相同的差分延迟单元构成环形振荡环路。该压控环形振荡器利用不同相位的振荡信号驱动粗、细调谐输入管，其粗、细调谐均是采用在输入信...

本发明是不挥发逻辑电路的铁电锁存技术。现有电子领域逻辑电路除不挥发存储器外，均是挥发性的。本发明用两个铁电电容和两个ＭＯＳ晶体管并各将它们的一个端点与锁存电路的输出及其互补输出连接构成不挥发锁存电路。本发明实现了逻辑电路的不挥发性，不挥...

一种可编程逻辑器件结构建模方法，其特征在于将可编程逻辑器件的结构分成以下几个模块：　　　　（１）可编程逻辑单元；　　　　（２）可编程输入／输出块；　　　　（３）水平布线资源；　　　　（４）垂直布线资源；　　　　（５）连通模块；　　　　（...

一种适合于数据通路应用的可编程逻辑单元结构，其特征在于：采用基于一位查询表（１－ＬＵＴ）和多路选择器（ＭＵＸ）的混合形式，其中，１－ＬＵＴ作为基本函数发生器，４个１－ＬＵＴ和ＭＵＸ１－ＭＵＸ３组合，实现任意３输入单输出和部分４输入单输出...

一种层次式组织的可编程逻辑器件结构，可用于ＦＰＧＡ和可编程ＩＰ核的设计中，其特征在于采用适于数据通路应用的可编程逻辑单元ＩＣ结构和可编程连线结构；将ｍ×ｎ个（１６≥ｍ，ｎ≥２）ＬＣ组成可编程宏单元（ＭＣ），以ＭＣ为基本单元进行阵列扩展，...

本发明为一种新的可配置模拟单元（ＣＡＵ）结构。它由编程可共享的电容阵列ＰＳＣＡ、模拟函数发生器ＡＦＧ、高速模数／数模转换器ＡＤＣ／ＤＡＣ和方向选择器ＤＳ经电路连接构成。这种结构的ＣＡＵ能实现大多数诸如增益放大、积分、滤波等线性以及一些非...