本发明公开了一种顶部金属堆叠封装结构及其制造方法，该顶部金属堆叠封装结构包括：一金属基底，包含一上表面以及一下表面，且一芯片接收腔室形成于该上表面；一第一芯片，借助一第一结合层以固定于该芯片接收腔室；一基板，具有一上表面；一第二芯片，借...

本发明是有关于一种多芯片堆叠封装结构及其制造方法，该多芯片封装结构包括：一基板，包括多个电性连接垫；一第一芯片，其一下表面黏贴于该基板上；一第二芯片，是以交叉错位方式黏贴于该第一芯片的一上表面上；一间隔件，是以与该第二芯片交叉错位方式设...

本发明提出一半导体封装结构及其制造方法，该半导体封装结构包含一芯片、一金属阻障层、一介电层、一第一金属籽晶层及一第二金属籽晶层。芯片具有一顶面、多个连接垫及一保护层，连接垫及保护层设置于顶面上，而保护层部分地覆盖连接垫；金属阻障层设置于...

本发明提出一种薄型化芯片的封装结构，包含一基板、一薄型化芯片、一强化层及一密封胶体。薄型化芯片设置于基板上且与基板电性连接；强化层设置于该薄型化芯片上；密封胶体形成于基板上且包覆薄型化芯片及强化层。强化层承受形成密封胶体的压力或应力，以...

本实用新型公开了一种行动记忆装置，包括一基板，一控制单元，一记忆体单元，以及一保护外壳。该控制单元设置于该基板上。该记忆体单元设置于该基板上，且电连接于该控制单元。该保护外壳包括一壳体，以及一图案层。该壳体包覆该基板、该控制单元及该记忆...

本发明是为一半导体封装结构及其制造方法，而该半导体封装结构包含：一芯片、一介电层及多个重分配电路层。芯片具有多个连接垫；介电层设置于芯片上，且介电层中定义有多个容置槽，这些连接垫分别从这些容置槽中暴露出；这些重分配电路层分别设置于这些容...

用于四方平面无引脚(quad flat no-lead,QFN)封装的导线架结构包括一基座，多个端点以及一第一金属层。该基座具有一中心区域用以承载一半导体芯片，以及一外围区域围绕该中心区域。该多个端点是环绕该基座设置。该第一金属层具有一...

本实用新型涉及一种具有端子模块的电连接接口，其包括一绝缘基座及一端子模块。绝缘基座包含一上表面、一下表面、一前端侧面及一后端侧面。上表面至少包含一与前端侧面相邻的第一表面及一与后端侧面相邻的第二表面。第一表面形成多数第一槽体及第二表面形...

本实用新型涉及一种电连接接口，其包含一基板、一绝缘本体、多数个连接端子以及多数个接合垫。基板包含一第一列接触垫、一第二列接触垫及一第三列接触垫。连接端子内嵌于绝缘本体。接合垫与第二列接触垫及一第三列接触垫对应设置于该绝缘本体，并与连接端...

本实用新型涉及一种微动式电子组件结构，包含一绝缘本体，至少一导电通孔，至少一导电材料，以及至少一微动端子。绝缘本体具有一顶面及一底面。导电通孔贯穿顶面及底面。导电材料形成于导电通孔中。微动端子设置于导电材料之上。

本发明提供一种芯片尺寸封装结构及其芯片尺寸封装方法。该芯片尺寸封装方法包含下列步骤：研磨一圆片的一底面；设置一基底的一底面于一载具；通过一粘着层接合已研磨的该圆片的该底面至该基底的一顶面；分离该载具；耦合该圆片的多个连接垫至该基底的多个...

本发明提供一种用于一半导体封装的基板工序、封装方法、封装结构及系统级封装结构。该封装方法包含下列步骤：提供一金属箔，该金属箔包含一第一表面及一第二表面；分别形成一图案化抗蚀层于该金属箔的该第一表面及该第二表面上；形成至少一连接垫于各该图...

本发明是有关于一种内嵌封装体的封装模块及其制造方法，该封装体包括第一半导体芯片、介电层、第一线路层、第二线路层、以及第一封装材料，且该封装模块主要包括该封装体、第二半导体芯片以及第二封装材料。由于该封装体可经测试确认具有良好功能后才用于...

本发明是有关于一种封装模块与封装体及其两者的制造方法，该封装体包括第一半导体芯片、第一电性连接垫、以及第一封装材料，且该封装模块主要包括该封装体以及第二半导体芯片，其封装体于封装完成后可先行测试以确保其是以良品的状态进行后续模块化封装，...

本发明是有关于一种具有连接接口的电子装置、其电路基板以及其制造方法，该具有连接接口的电子装置包括：电路基板，设有第一线路层以及第二线路层，第二线路层具有复数个终端垫，其中，终端垫设有开口，开口延伸至该第一线路层，于该开口内设置金属层，金...

本发明为关于一种芯片封装结构及其制造方法。芯片封装结构包含：一第一芯片、一第二芯片及一转接元件。第一芯片具有复数个第一焊垫，第一焊垫形成于第一芯片的上表面；第二芯片具有复数个第二焊垫，第二焊垫形成于第二芯片的上表面，第一芯片与第二芯片并...

本发明提出一种芯片封装结构的制造方法。该制造方法包含：提供一保护层；形成一导电线路层于保护层上；形成一粘着层于导电线路层上；放置一芯片于粘着层上；以及电性连接芯片与导电线路层。藉此，该制造方法所制造出的芯片封装结构可具有较小的厚度。