本发明提出一种乱序投机执行发射队列及电子设备，包括写缓存区、溢出区、主条目区以及第一选择器；写缓存区、溢出区、主条目区均与第一选择器连接，写缓存区、溢出区均与主条目区连接，写缓存区还与溢出区连接；在向第一选择器提供第一类指令后，或者，在...

本发明提出一种基于RISC‑V的处理器与电子设备，预译码模块将得到的N组预译码信息和第二目标指令发送给第2寄存器；译码模块从第2寄存器中读取信息，根据预译码信息中的源寄存器地址将对应的源数据发送给第3寄存器，对读取到的第二目标指令进行译...

本发明提出一种并行运算处理器及电子设备，写入控制单元、选择器、N个发射队列、N个状态机以及N个预译码单元；写入控制单元的输入端和选择器的第一输入端连接于第1寄存器，写入控制单元的第i控制端、选择器的第i控制端以及第i预译码单元的第一输入...